Von Kepler @ Twitter [1] (bekannt für einige, wenngleich nicht in jedem Fall 100%ig zutreffende Leaks zu zukünftiger AMD-Hardware) kommt die hochinteressante Aussage, wonach AMDs Navi-33-Chip mitnichten ein monolithisches Design darstellen soll – sondern genauso im Chiplet-Ansatz daherkommt wie die größeren RDNA3-Chips. Für Navi 33 soll damit schlicht nur ein einzelnes GCD benutzt werden – zuzüglich dann einem MCD als dem anderen durch den Twitterer angedeuteten Chip. Navi 33 würde somit aus einem GCD (Compute-Die mit Recheneinheiten) und einem MCD (Cache/Interface-Die) bestehen, Navi 31 und Navi 32 dann aus einer (unbekannten) Vielzahl an GCD und MCD. Damit würde AMD in der Tat das Chiplet-Konzept wirklich ausnutzen und nicht für dieselbe Aufgabenstellung unnötigerweise monolithische Designs auflegen – selbige gibt es wohl nur noch bei noch kleineren RDNA3-Chips.
It's technically wrong to say Navi 33 is monolithic, it's just a single GCD but there's more than 1 die...
Quelle: Kepler @ Twitter [1] am 8. Juni 2021
Wie gesagt ist derzeit jedoch nicht klar, wieviele GCDs und MCDs dann für die größeren RDNA3-Chips Navi 31 & 32 zum Einsatz kommen, nur bei Navi 33 erscheint dies gemäß dieses Tweets als sicher. Hierzu hatte wiederum Kepler @ Twitter [2] bereits vor einigen Tagen einen "Rätsel-Tweet" in den Raum gestellt, welcher augenscheinlich die Konfiguration dieser RDNA3-Chips in irgendeiner Form beschreibt. Dass es hierbei wirklich um die RDNA3-Chips handelt, ergibt sich aus den nachfolgenden Kommentaren im Tweet-Thread, wobei die Reihenfolge "Navi 31 – Navi 32 – Navi 33" natürlich trotzdem eine reine Annahme darstellt. Zudem ist es nicht gerade einfach, sich auf die arg knapp gehaltenen Angaben dieses Rätsels einen Reim zu machen. Eine schlichte Auflösung als einfach nur der Anzahl an GCDs und MCDs scheidet offensichtlich aus, denn dies würde zu viele Einzelchips ergeben bzw. inbesondere bei Navi 33 nicht passen (wie gesagt nur 1x GCD und 1x MCD).
2x4
2x3
1x4
Quelle: Kepler @ Twitter [2] am 6. Juni 2021
Doch gerade letzterer Grafikchip liefert dann einen guten Ansatzpunkt zur möglichen Auflösung des Rätsels: Wenn Navi 33 mit einem GCD und einem MCD daherkommt, dann muß die im "Rätsel-Tweet" zu Navi 33 an zweiter Stelle notierte zweite Zahl "4" etwas anderes darstellen als die Anzahl an Einzelchips, sondern vielmehr aus den Chip-Innereien selber kommen. Plausibel wäre an dieser Stelle – angesichts der kolportierten 80 Shader-Cluster bei Navi 33 – die Anzahl der Raster-Engines (Shader Engine, SE), da beim Navi-21-Chip [3] bereits exakt jene Konfiguration existiert: 80 Shader-Cluster an 4 Raster-Engines. Die erste Zahl sollte dann die Anzahl an GCDs angeben, ansonsten ergäbe dies keinen Sinn bzw. würde es nicht (wie erwartet) mit Navi 32 & 31 entsprechend größere Chips ergeben. Die 3DCenter-eigene (fehlbare) Auflösung dieses Rätsel-Tweets lautet somit:
| Leak | bezieht sich auf | vermutete Auflösung durch 3DC | |
|---|---|---|---|
| 2x4 | Navi 31 | 2 GCD á 4 SE = 8 SE, 160 CU insgesamt | |
| 2x3 | Navi 32 | 2 GCD á 3 SE = 6 SE, 120 CU insgesamt | |
| 1x4 | Navi 33 | 1 GCD á 4 SE = 4 SE, 80 CU insgesamt | |
| eigene Vermutungen auf Basis des "Rätsel-Tweets" von Kepler @ Twitter [2] | |||
Jene Auflösung passt ganz passabel zu den bisherigen Leaks und Gerüchten – stellt aber trotzdem nur eine Vermutung dar und könnte demzufolge auch vollkommen falsch liegen. Üblicherweise würde sich anhand der angesetzten Raster-Engines dann jeweils nicht nur die Anzahl an Shader-Clustern, sondern auch die Anzahl an ROPs sowie die Menge an Level2-Cache und "Infinity Cache" ergeben (sofern letzterer nicht aufs MCD wandert). Allerdings ist nicht sicher, ob AMD hierbei für die RDNA3-Architektur [4] dieselben Grundmengen an ROPs, Level2- und Infinity-Cache ansetzt wie bei der RDNA2-Architektur [5], insofern kann man hierzu derzeit noch keine exakten Angaben abgeben. Unbekannt ist zudem auch die Anzahl an jeweils angesetzter MCD für Navi 31 & 32 – sprich ob jene mehr MCDs abbekommen als Navi 33 (nur eines). Wahrscheinlich ist jedoch, dass es für jeden dieser Grafikchips nur einen MCD gibt, Navi 33 würde dann mutmaßlich eine abgespeckte MCD-Variante benutzen, was aus Salvage-Gründen praktikabel wäre.
Ein gewichtiger Punkt der vorstehend ausgebreiteten These ist zudem, dass Navi 32 hierbei mit einem abweichenden, kleineren GCD beschrieben wird. Jenes hat dann nur 3 Raster-Engines und somit wohl nur 60 Shader-Cluster – was AMD eine gute Zwischen-Variante zwischen Navi 33 und 31 ermöglicht. Normalerweise sollte dieses extra GCD auch tatsächlich derart gefertigt werden und nicht aus einer Abspeckung durch Stilllegung von Chipteilen resultieren – dafür vergibt man üblicherweise keine extra Chip-Namen, dies ergibt nur neue Chip-Versionen (wie bei Navi 21 XL, XT, XTX). So oder so könnte AMD damit natürlich sogar ein viertes Chiplet-Design in der RDNA3-Riege folgen lassen: Hypothetisch "Navi 34" genannt und mit dem kleineren GCD von Navi 32 sowie einem MCD operierend. Es wäre natürlich auch denkbar, dass man dann in einen Bereich kommt, wo AMD doch lieber wieder mit monolithischen Designs arbeitet – und daher diese Möglichkeit trotz augenscheinlicher Realisierbarkeit ausschlägt.
Selbst wenn vorstehende Auslegung der Hardware-Konfiguration der RDNA3-Chips nicht korrekt sein sollte, gilt mitzunehmen, dass es AMD augenscheinlich ernst meint mit dem Chiplet-Ansatz – wenn Navi 33 tatsächlich auch in dieser Chiplet-Bauform daherkommt und nicht mehr als monolithisches Design. Dann würde AMD wirklich die allermeisten seiner wirklich performanten RDNA3-Chip im Chiplet-Ansatz konzipieren und sich somit vollkommen dieser Idee verschreiben – sprich, dass muß dann auch funktionieren und darf nicht nur sporadisch zu Mehrperformance führen. Andererseits hat AMD zuletzt eigentlich durchgehend bewiesen, dass man in der Frage des Chiplet-Konzepts einen echten Masterplan hat, welcher sich keineswegs nur auf einzelne Produkte bezieht – sondern langfristig die Umstellung des kompletten Produkt-Portfolios auf diese Chip-Bauform zum Ziel hat.
Nachtrag vom 9. Juni 2021
VideoCardz [6] berichten über Linux-Kernel-Patches, welche explizit von einem "primary" and "secondary" Die für AMDs "Aldebaran" CDNA2-Beschleuniger sprechen. Damit ist erst einmal gesichert, dass AMDs zukünftige HPC-Projekte ebenfalls den MultiChip-Ansatz benutzen werden. Zudem kann man eventuell hieraus auf die Verwendung zweier unterschiedlicher Chips spekulieren – was aber unsicher ist und bleibt, denn wirtschaftlicher ist die Fertigung von nur einem Chip, welcher dann doppelt verwendet wird. Die Hardware-Aussage von Kepler @ Twitter [7] deutet zudem auch eher auf zwei gleiche Chips hin, denn jedes Aldebaran-Die soll über 8 Raster-Einheiten samt 128 Shader-Cluster verfügen. Der gesamte CDNA2-Chip hätte somit 16 Raster-Einheiten und 256 Shader-Cluster – wovon AMD allerdings (wohl aus Salvage-Gründen) möglicherweise nur 224 Shader-Cluster für die HPC-Lösung "Radeon Instinct MI200" aktivieren wird.
The full config of Aldebaran is 2 dies x 8 Shader Engines x 16 Compute Units, but MI200 might be only 224 CUs enabled
Quelle: Kepler @ Twitter [7] am 10. Juni 2021
Interessanterweise ging diesem Tweet auch wieder ein Hardware-Rätsel seitens Kepler @ Twitter [8] voraus, bei welchem allein der Wortlaut "2 * 8 * 16?" in die Welt gesetzt wurde. Dies liest sich nunmehr augenscheinlich als "2 Dies x 8 Raster-Engines x 16 Shader-Cluster" – und deutet somit indirekt darauf hin, dass auch das in der kürzlichen Navi-33-Meldung [9] angesprochene Hardware-Rätsel zu den RDNA3-Chips korrekt aufgelöst wurde. Passend hierzu soll an dieser Stelle auf interessante Bild-Darstellungen zur möglichen Gestaltung von MultiChip/Chiplet-Konstrukten bei RDNA3 bzw. Navi 3X aus unserem Forum verwiesen werden – Posting #1 von 'basix' [10] und Posting #2 von 'Cyberfries' [11]. Jene Darstellungen geben keinerlei Aussagen darüber ab, wie AMD seine RDNA3-Chips wirklich konstruiert – sondern stellen nur verschiedenen Möglichkeiten in den Raum, wie dies passieren könnte. Besonders gewagt wie hochtechnologisch ist dabei der letzte Ansatz, welcher zwei regelrecht unterschiedliche Chips beschreibt, aus welchen sich sowohl Navi 32 als auch Navi 31 zusammensetzen könnten.
