Weitere Details zu AMDs Vega 10 ergeben nahezu vollständige, bestätigte Hardware-Daten

Aus unserem (aufmerksamen) Forum [1] kommt der Hinweis auf die sich mittels der kürzlichen Vega-Patches für Linux [2] ergebenden Hinweise zu weiteren Hardware-Details von AMDs Vega 10 Grafikchip. Jener konnte bislang schon definitiv als mit 4096 Shader-Einheiten in 64 Shader-Clustern an einem 2048 Bit HBM2-Speicherinterface mit 2 Stacks an HBM2-Speichern ausgerüstet beschrieben werden, andere Details der neuen Vega-Architektur [3] waren allerdings unbekannt bzw. wurden zwar angenommen, waren aber einfach noch nicht bestätigt. Offen blieben bisher beispielsweise die Punkte der Anzahl der Raster-Engines, der Textureneinheiten und der ROP-Einheiten – zwei von drei dieser Hardware-Details lassen sich nunmehr recht sicher beantworten.

Denn durch die (durch AMD höchstselbst) vorgenommenen Einträge kann man nunmehr sicher sagen, das der Vega-10-Chip mit 4 Raster-Engines (und dort jeweils einer Geometrie-Engine), 16 Shader-Clustern pro Raster-Engine und 4 ROPs pro Raster-Engine antreten wird (ergibt dann 64 ROPs für den gesamten Grafikchip). Vega 10 sieht somit (auch) in diesen Punkten exakt so wie Fiji aus – so daß das teilweise eingesetzte geflügelte Wort von "Fiji done right" hier tatsächlich sogar auf alle hauptsächlichen Hardware-Details zutrifft. Überraschend kommen diese Daten natürlich nicht, man ist auch bisher schon von exakt diesen Daten ausgegangen – aber eine Bestätigung anstelle einer Vermutung zu setzen, ist dann immer noch ein gewisser Unterschied. Offen bleibt somit (theoretisch) nur noch die Anzahl der Textureneinheiten – aber es wäre ein mittleres Wunder, wenn AMD hierbei das Verhältnis von 1:16 zwischen Shader- und Textureeinheiten verläßt und der Vega-10-Chip somit auf etwas anderes als 256 TMUs kommt.

Damit sehen sich Fiji und Vega 10 – bis auf das Speicherinterface – zum Verwechseln ähnlich, wobei selbst das Speicherinterface in dem Sinne gleich ist: HBM1 endet bei 500 MHz, während HBM2 bis zu 1000 MHz Speichertakt ermöglicht – sprich, der höhere Speichertakt kann hierbei die Halbierung des Speicherinterfaces bei Vega 10 wieder ausgleichen. Eingerechnet diesen Punkt sind die Rohleistung von Fiji und Vega 10 taktnormiert (bezogen rein auf den Chiptakt) sogar absolut identisch – womit Vega 10 dazu gezwungen wird, eine etwaige (bzw. zu erwartende) Mehrleistung allein über höhere Taktraten oder/und Zugewinne in der Recheneffizienz pro Takt zu generieren. Und dies wird kein einfaches Brot für Vega 10, denn am Ende geht man normalerweise immer den Weg über mehr Hardware-Einheiten, wenn man eine deutliche Mehrperformance erreichen will.

Wie zu sehen, wird Vega 10 die höheren (prognostizierten) Taktraten benötigen, um sich von Fiji bei der Rechenleistung absetzen zu können – allein mit den erst kürzlich wieder [8] bei einem Vorserien-Sample gezeigten 1200 MHz darf man wohl nicht antreten, da würde zuviel an Potential verloren gehen. Und vor allem scheint Vega 10 tatsächlich auf diese hohen Taktraten von 1500 bis 1600 MHz geplant zu sein, anders kommt man nicht auf die inzwischen mehrfach dokumentierten hohen Rechenleistungs-Angaben von 12 bis 12,5 TFlops bei Vega 10. Sicherlich kommt hier noch ein Performancegewinn aus Architekturverbesserungen zwischen Fiji (GCN3) und Vega 10 (GCN5) hinzu, aber davon sollte man sich vor Sichtung der Hardware besser keine Wunderdinge versprechen: Plus 15% sind drin und wären schon aller Ehren wert, viel mehr ist unwahrscheinlich. Vega 10 braucht also seinen Mehrtakt, um wirklich bedeutsam Performance auf Fiji oben drauf legen zu können – und dies ist schließlich das Ziel von AMD bei diesem (noch in diesem Quartal) antretendem Grafikchip.