Gerüchteküche: AMDs Navi-Chip mit veränderten Shader-Clustern und insgesamt 2560 Shader-Einheiten

Vom japanischen Twitterer Komachi [1] kommen neue Angaben zur Navi-Architektur – welche augenscheinlich wichtige Änderungen beim grundsätzlichen Aufbau enthält. Natürlich handelt es sich hierbei um unbelegte Angaben, welche also nur "Gerüchte-Status" haben, keinesfalls auf die Goldwaage zu legen sind. Zudem wurde die erste Aussage zu der insgesamten Anzahl an Shader-Clustern beim Navi-Chip inzwischen schon wieder gelöscht – womit man darüber spekulieren kann, das jene falsch gewesen sein könnte, ober aber ob diese Information noch nicht für die Öffentlichkeit bestimmt war. Läßt man sich auf diese Information ein, dann kommt der Navi-Chip mit 40 Shader-Clustern daher, was bei augenscheinlich weiterhin 64 Shader-Einheiten pro Shader-Cluster letztlich auf 2560 Shader-Einheiten herauskommt (bezogen wohl auf den zuerst erscheinenden "Navi 10"). Und dies könnte man durchaus positiv aufnehmen, denn sofern der Navi-Chip mit dieser Hardware-Ausstattung sein Performance-Ziel (besser als die GeForce RTX 2070 [2]) erreicht, würde AMD endlich einmal eine grob gleiche Anzahl an Shader-Einheiten benötigen, um mit der Performance der nVidia-Grafikkarten mithalten zu können.

Schließlich tritt die GeForce RTX 2070 auf Basis des TU106-Chips mit einer ähnlichen Anzahl an Shader-Einheiten (2304) an. Um jene nVidia-Grafikkarte mit 2560 Shader-Einheiten bei der Performance erreichen zu können, müsste AMD letztlich eine vergleichbare Recheneffizienz aufbieten – ein Thema, bei welchem AMD bis zuletzt klar zurücklag. Es wäre ergo ein regelrecht großer Schritt, wenn AMD in dieser Frage mit der Navi-Architektur ein (grobes) Gleichziehen mit nVidia gelingen könnte – gerade auch angesichts der viel geringeren R&D-Möglichkeit von AMD. Einen ersten Hinweis darauf, wie dies ermöglicht wurde, liefert dann die zweite dargebrachte Information, welche auch diejenige ist, welche derzeit noch bei Twitter zu sehen ist: Danach verändert AMD mit der Navi-Architektur den Aufbau der Shader-Cluster von 4x SIMD-16 Einheiten auf 2x SIMD-32 Einheiten. Die Anzahl der Shader-Einheiten bleibt dabei auf 64 pro Shader-Cluster gleich (mit "4x SIMD-16" sind keine 16 Bit gemeint, sondern 16 ALU-Lanes, mittels Multiplikation ergibt sich dann die Anzahl der Shader-Einheiten). Es werden von den zugrundeliegenden Hardware-Einheiten (Vektor-ALUs) somit schlicht weniger, dafür aber entsprechend breitere verbaut.

Laut einem diesbezüglich erhellenden Posting im 3DCenter-Forum [4] liegt der Effekt der ganzen Aktion in einer geringeren Komplexität des Designs, was letztlich zu einer besseren Energieeffizienz führt. Dies wäre ein Grundstein zu höheren Taktraten, welche dann wiederum der Recheneffizienz zugute kommen – und AMD eventuell in die Lage versetzen, mit viel weniger Shader-Einheiten beachtbar mehr Performance zu erzeugen als bei den bisherigen AMD-Grafikchips. Logischerweise kann diese Veränderung des Aufbaus der Shader-Cluster nur ein einzelner Baustein auf dem Weg zu dieser Zielsetzung sein, zum guten Gelingen dürfte AMD noch einiges mehr an der Navi-Architektur herumschrauben müssen. Vermutlich dürfte es aber schon demnächst genauere Informationen zur Navi-Architektur geben, denn selbst wenn die entsprechenden Produktlaunches tatsächlich erst am 7. Juli stattfinden werden, könnte AMD auf der nahenden Computex wenigstens bereits über die grundsätzliche Architektur (und damit genau diese Thematik) sprechen. "Navi" ist wie bekannt ein offiziell angekündigtes Thema der AMD-Keynote zur Computex, welche in der Nacht von kommenden Sonntag zum darauffolgenden Montag (27. Mai) ab 04:00 deutscher Zeit über die Bühne gehen wird.