Zen 3 als "komplett neue Architektur" & AMD zukünftig mit Tick-Tock-Schema

Die Börsennachrichten-Webseite The Street [1] (via Planet 3DNow! [2]) hat sich mit Forrest Norrod von AMD über deren Server-Projekte unterhalten, wobei auch die Sprache auf "Zen 3" und weiterführende AMD-Planungen gekommen ist. Zum Verhältnis von Zen 2 [3] zu Zen 3 [4] fiel dabei die interessante Aussage, das Zen 2 eigentlich nur als Evolution von Zen 1 zu verstehen sein sollte, während Zen 3 als "komplett neue Architektur" angesetzt ist. Den für einen rein evolutionären Schritt ungewöhnlich hohen IPC-Gewinn von Zen 2 (laut AMD +15% gegenüber Zen+, bestätigt mittels unabhängiger Messungen) begründet AMD mit der Realisierung von früheren Design-Ideen für Zen 1 erst in Zen 2, welche es rein zeitlich nicht mehr ins Zen-1-Design geschafft hatten. Zen 3 soll dann aber in der Tat eine Mehrperformance (keine direkte Aussage zu IPC) liefern, welche man sich von einer wirklich neuen Architektur erwarten kann.

When asked about what kind of performance gain Milan's CPU core microarchitecture, which is known as Zen 3, will deliver relative to the Zen 2 microarchitecture that Rome relies on in terms of instructions processed per CPU clock cycle (IPC), Norrod observed that -- unlike Zen 2, which was more of an evolution of the Zen microarchitecture that powers first-gen Epyc CPUs -- Zen 3 will be based on a completely new architecture.

Norrod did qualify his remarks by pointing out that Zen 2 delivered a bigger IPC gain than what's normal for an evolutionary upgrade -- AMD has said it's about 15% on average -- since it implemented some ideas that AMD originally had for Zen but had to leave on the cutting board. However, he also asserted that Zen 3 will deliver performance gains "right in line with what you would expect from an entirely new architecture."

Milan's performance should also benefit some from moderately higher CPU clock speeds, thanks to its expected use of a more advanced, 7-nanometer (7nm), Taiwan Semiconductor (TSM) manufacturing process than the 7nm TSMC process used by Rome.
Quelle:  AMDs Forrest Norrod gegenüber The Street [1] vom 18. November 2019

Damit setzt AMD die Performance-Erwartungen für Zen 3 ungewöhnlicherweise höchstselbst ziemlich weit oben an – denn basierend auf diesen Aussagen ist sogar ein größerer Performancegewinn als zwischen Zen+ und Zen 2 anzunehmen. Und zwischen Zen+ und Zen 2 gab es (selbst Kern-normiert) einen wirklich kräftigen Performancegewinn von +16% bei der IPC sowie +26% bei der insgesamten Anwendungs-Performance. Dies gleich noch einmal zu toppen, schien bislang eine wenig realistische Zielsetzung – aber nun gibt es eine mehr oder weniger offizielle AMD-Aussage, welche jenes Performance-Ziel bekräftigt. Es bleibt nur zu hoffen, das AMD sich hierbei nicht vergaloppiert und gänzlich anders rechnet als das Fachpublikum – AMDs Forrest Norrod kommt schließlich aus dem Server-Bereich und dort geht es weniger um Performance pro CPU-Kern, sondern nur um die ingesamte Performance, egal ob vielleicht mittels zusätzlicher CPU-Kerne erreicht.

Zumindest kann man allerdings sagen, das alles unterhalb des IPC-Sprungs von Zen 2 für Zen 3 enttäuschend wäre – denn wenn schon eine "komplett neue Architektur", dann sollte man dies wenigstens bei der IPC merken. Für die Insgesamt-Performance von Zen 3 sollte man besser derzeit noch keine Prognosen aufstellen, AMD hat sich zuletzt stark in Grenzbereiche bei den Taktraten vorgerobbt und faktisch jegliches früheres Overclocking-Potential nunmehr bereits im default-Modus aufgebraucht. Da der Fortschritt beim Fertigungsverfahren von Zen 2 (7nm DUV) zu Zen 3 (7nm EUV) nun auch nicht großartig ist und vor allem eher der Wirtschaftlichkeit dient, sollte man bezüglich Taktratengewinnen von Zen 3 vorsichtig sein – selbst wenn der Bericht von 'The Street' diesbezüglich etwas anderes sagt. Aber selbiges wird nicht durch eine AMD-Aussage belegt, könnte demzufolge auch nur eine eigene Annahme darstellen.

Der zweite Teil der Aussage von AMDs Forrest Norrod geht dann auf die generelle Zukunftsplanung bei weiteren Zen-Generationen ein – und verspricht für jene ein AMD-eigenes Tick-Tock-Schema. Hierbei soll (ganz wie früher bei Intel) eine Refresh-Generation auf neuem Fertigungsverfahren ("Tick") einer neuen Architektur auf demselben Fertigungsverfahren ("Tock") folgen. Zen 1 ist somit der initiale Tock, Zen 2 ein Tick, Zen 3 wird wieder ein Tock sein und Zen 4 demzufolge wieder ein Tick. Zu Zen 4 ist derzeit nur die Server-Variante "Genoa" bekannt, welche unter der 5nm-Fertigung erwartet wird – was aber ebenfalls wahrscheinlich keine AMD-Aussage darstellt, sondern eine eigene Hinzufügung seitens 'The Street'. Diese faktische Ankündigung eines Tick-Tock-Schemas für AMD wirft natürlich unmittelbar die Frage auf, wie lange AMD so etwas durchhalten kann – nachdem Intel sein eigenes Tick-Tock-Schema sogar ganz offiziell beerdigen musste [8].

Allerdings hat Intel dieses Schema letztlich auch nur verwerfen (müssen), weil die eigene Chipfertigung erhebliche Probleme speziell mit dem 10nm-Node hatte. AMD hingegen hat mit Chipfertiger TSMC den wahrscheinlich idealen Partner für einen solchen Ansatz, dessen Roadmaps kurz- und mittelfristig auf eine gute Realisierbarkeit des Tick-Tock-Schemas hinweisen. Natürlich sind die Sprünge zwischen den einzelnen Fertigungsverfahren bei TSMC entsprechend kleiner – aber dies kommt der Produkt-Strategie von jährlich neuen CPU-Generationen nur entgegen, wo einmalig große Sprünge mit dann nachfolgend schwächeren Refresh-Generationen eher suboptimal sind. Besser ist es, wenn jede der jährlich neuen Generationen einen eigenen, ordentlichen Performancesprung mit sich bringt, dies verhindert die bei Intels Prozessoren (teilweise) zu sehende "Refresh-Müdigkeit". Wie gut AMD und Chipfertiger TSMC diese hehren Planungen auch in die Praxis umsetzen können, ist damit natürlich nicht gesagt bzw. bleibt die reale Entwicklung abzuwarten.

Speaking in general about its performance expectations, Norrod said -- at a time when Intel is promising double-digit IPC gains for future microarchitectures -- AMD is "confident [in] being able to drive significant IPC gains each generation." He also indicated that AMD's server CPU launches are set to rely on the "tick-tock" cadence that was once the hallmark of Intel CPU launches, with the launch of a CPU platform that relies on a new manufacturing process node but the same microarchitecture as the last platform (the "tick") followed by a platform that relies on a new microarchitecture but the same manufacturing process node (the "tock").

In this context, Rome represents a tick, thanks to its use of a 7nm process that's much more advanced than the 14nm process used by Naples, while Milan represents a tock, since it will feature a new microarchitecture but rely on a 7nm process. And presumably, AMD's fourth-gen Epyc platform -- it's codenamed Genoa, due in 2021 and expected by many to rely on TSMC's next-gen, 5nm, process node -- will represent another tick.
Quelle:  AMDs Forrest Norrod gegenüber The Street [1] vom 18. November 2019