Aufschlüsselung der Chipgröße von AMDs R1000/Tahiti-Chip

Aus unserem Forum [1] stammt eine wunderschöne Aufschlüsselung, welche den flächenmäßigen Anteil der einzelnen Hardware-Einheiten bei AMDs R1000/Tahiti-Chip der Radeon HD 7900 Serie wiedergibt. So läßt sich erkennen, wieviel Platz einzelne Hardware-Einheiten verbrauchen und was Steigerungen der Einheiten-Anzahl bei späteren Grafikchips für einen Effekt auf dessen insgesamten Platzbedarf an Chipfläche haben werden. Die Angaben wurden auf Basis der vorhandenen Die-Shots des R1000/Tahiti-Chips von den Experten in unserem Forum erstellt und dürften damit relativ gut passen, sind aber natürlich nicht offiziell.

Aus diesen Daten lassen sich einige sehr interessante Ableitungen bilden: So würde AMD ein doppeltes Frontend (mit dann vier anstatt zwei Raster-Engines) nur verhältnismäßig geringfügige 18mm² Chipfläche kosten – so gesehen wäre es wohl besser gewesen, wenigstens eine dritte Raster-Engine schon dem R1000/Tahiti-Chip zu spendieren. Mehr Shader-Einheiten kosten zwar bemerkbar, aber nicht übermäßig mehr an Chipfläche: Grob kann man sagen, daß 50% mehr Shader-Einheiten ca. 25% mehr Chipfläche wert sind. Damit lohnt sich natürlich der Ausbau an dieser Front immer besonders stark – wobei logischerweise ab einer gewissen Größe dann automatisch das Frontend und das Speicherinterface mitwachsen müssen, um die vorhandene Rohleistung dann auch auf die Schiene bringen zu können.

Das Speicherinterface geht hingegen richtig in die Vollen: Es nimmt – inklusive des dazugehörigen Level2-Cache, der dazugehörigen ROPs und der Pad-Area – immerhin gleich 28,4% des ganzen Chips ein. Da Speicherinterfaces gewöhnlich nur in großen Schritten gesteigert werden, will hier ein Ausbau wohlüberlegt sein: Der Schritt von einem 384 Bit DDR Speicherinterface auf ein 512 Bit DDR Speicherinterface würde AMD wohl gleich rund 34,5mm² mehr Chipfläche kosten. Wenn hier kein entsprechender Performance-Gewinn gegenübersteht oder aber mehr Speicherbandbreite auch mittels höherer Speichertaktungen erreichbar wäre, dürfte man sich wohl schnell gegen ein so breites Speicherinterface entscheiden.

Ausgehend hiervon läßt sich zudem mit einiger Genauigkeit bestimmen, wie groß ein weiterer 28nm-Grafikchip seitens AMD werden könnte: Wenn man beispielsweise mit deutlich mehr Shader-Einheiten (2688) und mehr Raster-Engines (4) rechnet, das Speicherinterface allerdings unangetastet läßt, dann würde hierbei eine Chipfläche von rund 438mm² herauskommen. Abzuziehen wären hiervon noch die üblicherweise bessere Transistoren-Packdichte neuerer Chips (können 4-7% sein), hinzuziehen wäre der unkalkulierbare Effekt der Architektur-Änderungen auf GCN 2.0 der kommenden Volcanic-Islands-Generation. Beide Effekte könnten sich allerdings aufwiegen, so daß am Ende der Hawaii-Chip mit (angenommen) satten 2688 Shader-Einheiten auf nur rund 440mm² Chipfläche kommen würde – was zu AMDs Strategie passt, keine wirklich sehr großen Grafikchips aufzulegen.