Chipfertigung

30

Intel mit "Heterogeneous" Chip-Design und neuem MultiChip-Ansatz mit "Interconnect Bridge"

Die ComputerBase bringt weitere Präsentationsfolien und Ausführungen von Intels "Technology and Manufacturing Day". Interessant insbesondere die Ausführungen zum "Heterogeneous" Chip-Design und den damit einhergehenden MultiChip-Modulen. Unter einem "Heterogeneous" Chip-Design versteht Intel dabei einen Chip, welcher unter der Haube aus mehreren Dies auf demselben Trägermaterial zusammengesetzt ist (gibt es natürlich schon des längerem), dessen Einzelchips allerdings unterschiedlichen Fertigungsverfahren entstammen. Intel hat hierfür ein (hypothetisches) Beispiel kreiert, wo ein Prozessor aus immerhin 5 Einzel-Dies besteht, wovon nur CPU- und GPU-Teil in 10nm hergestellt sind, der I/O- und der Comm-Part dann in 14nm und "andere" Chipteile dann sogar nur in 22nm. Pro Forma ist ein solches System komplizierter und damit fehleranfälliger – allerdings kann Intel somit größere Teile des insgesamten Prozessors in "alten" Fertigungsverfahren und damit entsprechend viel günstiger herstellen.

23

Samsungs 10nm-Prozeß mittels genauerer Performance-Angaben zu 10LPE & 10LPP präzisiert

Der japanische PC Watch (maschinelle Übersetzung ins Deutsche) bringt umfangreiche Informationen zu Samsungs 10nm-Prozeß – welche auch im Gegensatz zur früheren Berichterstattung Details zur verbesserten 10LPP-Fertigung hergeben. Jene wird nochmals 10% mehr Taktrate oder 10% niedrigeren Stromverbrauch gegenüber der initialen 10LPE-Fertigung ermöglichen, ansonsten wurden keine größeren Verbesserungen genannt. Daneben wurden die früheren Samsung-Angaben zur 10LPE-Fertigung präzisiert – jene wurden bisher leider in den Vergleich zu 14LPE gesetzt, was natürlich weniger zielführend ist. Wir haben daher nachfolgend die offiziellen Samsung-Angaben auf den Vergleich zu 14LPE umgerechnet – womit klarer wird, das Samsung erst mit seiner verbesserten 10LPP-Fertigung jenen Fortschritt erreichen will, welchen TSMC für seine 10nm-Fertigung verspricht:

18

Samsung ebenfalls mit geringeren technischen Fortschritten bei der 10nm-Fertigung

Samsung vermeldet den Start der eigenen 10nm-Massenfertigung – natürlich erst einmal für kleinere SoCs im "10LPE" (10nm Low Power Early) Verfahren und dann auch erst anlaufend, sprich noch für einige Monate ohne kaufbare Produkte. Damit sollte Samsung am Ende terminlich ähnlich zu TSMC herauskommen, wo der Start der 10nm-Massenfertigung genauso für das Jahresende 2016 avisiert wurde. Erste kaufbare 10nm-Produkte dürfte es bei beiden Chipfertigern im Frühjahr 2017 geben, bei Samsung dann die für das hauseigene Galaxy S8 Smartphone verwendeten SoCs und bei TSMC die nächsten Smartphone-SoCs für Mediatek und Apple. Interessant an Samsungs 10LPE-Fertigung (eine bei Taktraten & Stromverbrauch leicht verbesserte 10LPP-Fertigung wird nachfolgen) ist der vergleichsweise mittlere Gewinn bei der Packdichte, welcher nur auf -30% zu Samsungs 14nm-Fertigung lautet.

27

TSMC mit geringeren technischen Fortschritten bei der 10nm- und 7nm-Fertigung

Die EETimes berichten recht detailliert über die kommenden 10nm- & 7nm-Fertigungsverfahren von TSMC: Die 10nm-Fertigung wird TSMC zum Jahresende 2016 in die Massenfertigung überführen, bei der 7nm-Fertigung will man schon im ersten Quartal 2017 die Riskfertigung starten. Von letzterer dauert es natürlich noch lange bis zur Massenfertigung, auch lohnt sich die Riskfertigung heutzutage bei technisch grenzwertigen Chips wie großen Grafikchips oder aber bei in Millionenstückzahlen benötigen Smartphone-SoCs überhaupt nicht mehr für reguläre Chipprojekte. Kaufbare Produkte sind also jeweils erst deutlich später zu erwarten – bei Grafikchips dann zudem immer noch grob ein dreiviertel Jahr später als bei ersten Smartphone-SoCs. Erste 10nm-Grafikchips von TSMC sind also kaum vor Anfang 2018 zu erwarten (wahrscheinlich der Volta-Chip GV100), erste 7nm-Grafikchips von TSMC nicht vor dem Sommer 2019 (möglicherweise AMDs Navi-Serie).

27

Halbleiterfertigung nach dem 10nm-Prozeß ab dem Jahr 2021 ohne weiteren Fortschritte?

Der Halbleiterhersteller-Industrieverband SIA hat eine neue, sehr umfangreiche Halbleiter-Roadmap (ITRS 2.0) vorgestellt, welche alle möglichen zukünftigen Entwicklungen rund um die Halbleiterfertigung vorzusagen versucht. Eine gewisse Kernaussage ist dabei, das man schon ab dem Jahr 2021 und noch innerhalb der 10nm-Fertigung einen Technologie-Stillstand sieht, da zwar noch kleinere Fertigungstechnologien in Form von 7nm und 5nm in Vorbereitung sind, jene aber in den meisten Anwendungsfällen keinen Kostenvorteil mehr bieten würden. Diese Vorhersage bezieht sich also nicht auf die reinen technische Möglichkeiten, sondern vielmehr auf die Wirtschaftlichkeit der verschiedenen Fertigungsverfahren. Beachtbar ist in diesem Zusammenhang auch, das selbst die 10nm-Fertigung – zu welcher hier und da schon erste TapeOuts vermeldet werden – erst im Jahr 2021 jenen Punkt erreicht haben soll, an welchem dieses Fertigungsverfahren für die meisten Anwendungsfälle wirtschaftlicher ist als vorherige Fertigungsverfahren.

14

nVidias Pascal-Chip "GP104" kommt wohl mit einer Chipfläche von 314mm² daher

Videocardz zeigen den GPU-Z-Screenshot einer GeForce GTX 1080 in der aktuellen Programmversion 0.8.8, welche bereits den offiziellen Support für diese Karte mitbringt. Interessant sind hierbei die Differenzen zum allerersten GPU-Z-Screenshot der GeForce GTX 1080 seitens Hardwareluxx, welcher noch in einer Programmversion ohne expliziten Support dieser Grafikkarte aufgenommen wurde: Schon die alte Programmversion wies für diese Grafikkarte 160 TMUs und 64 ROPs aus – was bedeutet, das hierbei auf einen (bekannt fehlbaren) Erkennungsmechanismus zurückgegriffen wurde, nicht auf eine Datenbank gefüllt mit bestätigten Werten. Da die neue Programmversion in dieser Frage wie gesagt keine Abweichung aufzeigt, ist unklar, ob hierzu nunmehr schon bestätigte Daten vorliegen – oder ob weiterhin der (fehlbare) Erkennungsmechanismus am Wirken ist. Nichtsdestotrotz dürfte diese Werte dennoch stimmen – die 160 TMUs ergeben sich aus dem grundsätzlichen Aufbau der Pascal-Shader-Cluster mit jeweils 64 Shader- und 4 Textureneinheiten pro Shader-Cluster, die 64 ROPs hatte nVidia schon beim Vorgänger-Chip GM204 an einem 256bittigem Speicherinterface verbaut.

24

Intel verabschiedet sich offiziell vom "Tick-Tock"-Schema

In einer Pflichtmitteilung an die US-Börsenaufsicht (PDF) hat Intel das offiziell gemacht, was inoffiziell bereits praktiziert wurde: Die Verabschiedung vom früheren "Tick-Tock"-Schema bei Intels Prozessoren-Generationen, hin zu einem "Process-Architecture-Optimization"-Schema. Während früher also ein Fertigungsprozeß für zwei Prozessoren-Generationen herhalten musste, sind es nun auch ganz offiziell drei Prozessoren-Generationen. Die dritte, eingeschobene Generation dient dann der Optimierung der vorhergehend eingeführten neuen Architektur-Stufe. Eine inoffizielle Bezeichung "Tick-Tock-Tock" wäre also falsch, da "Tock" eine neue Architektur bedeutet – sinngemäß müsste es eher "Tick-Tock-Tack" heissen, was Intel wohlweislich mit "Process-Architecture-Optimization" anders benannt hat:

31

Intel-Chipflächen und -Transistorenmengen von Sandy Bridge bis Skylake in der Übersicht

AnandTech haben in einem früheren Artikel die erste und bislang auch einzige Zahl zur Chipfläche von Intels Skylake-Prozessoren zu bieten: 122,4mm² hat man hierbei für ein Vierkern-Die mit GT2-Grafiklösung (aka "4C+GT2") selbst ausgemessen. Leider tauchen in letzter Zeit immer weniger solcherart konkrete Daten und exakte Benennungen auf – Intels Marketing hat es gut hinbekommen, daß sich alle Welt mit den Marketingabkürzungen "Skylake-Y, -U, -H, und -S" beschäftigt und nicht mehr nach den realen, darunterliegenden Chips fragt.

27

Neuer Artikel: Intels "Advancing Moore's Law" Präsentation

Die Präsentation, welche Intel bei seinem kürzlichen Investoren-Meeting unter dem Titel "Advancing Moore's Law" (PDF) gezeigt hat, ist einfach zu hübsch, um jene nicht noch einmal extra zu betrachten. Hierbei hat Intel einige interessante Folien zum Vergleich der Transistorendichte mit anderen Chipdesigns, zur Entwicklung der Produktionsausbeute der 14nm-Fertigung im Vergleich mit der 22nm-Fertigung sowie letztlich den prophezeihten Fortschritten und Kosteneinsparungen der nachfolgenden 10nm- und 7nm-Fertigungen gezeigt ...

4

Die-Shot zu AMDs Fiji-Chip aufgetaucht

Der Teaser eines Reports der Chipanalysten von Chipworks beinhaltet einen ersten Die-Shot zu AMDs Fiji-Grafikchip der Radeon R9 Nano/Fury Serie. Die wirklich hochauflösenden, aufbearbeiteten und dann entsprechend markierten Die-Shots wird es sicherlich nur im vollständigen aka kostenpflichtigen Report geben, so daß wir derzeit vorerst mit diesem einen Die-Shot leben müssen. Einige Chip-Bestandteile sind dabei schon halbwegs identifizierbar – insbesondere wenn man es mit dem (markierten) Die-Shot zum Tahiti-Chip von Radeon HD 7900 und R9 280 Serien vergleicht:

Inhalt abgleichen