Fertigungsverfahren-Roadmap 2015-2021: TSMC mit sehr aggressiven Zeitplanungen

Es gab in den letzten Tagen einige neue Informationen – Meldung No.1 [1], No.2 [2] & No.3 [3] – zu zukünftigen Fertigungsverfahren, so daß wir unsere letzte Fertigungsverfahren-Roadmap vom Juli 2015 [4] hiermit aktualisieren wollen. Neben einer Korrektur der Vorteile von TSMCs 10nm-Fertigung gibt es dabei vor allem erstmals solide Angaben zu den Vorteilen von TSMCs 7nm-Fertigung: Bei der Packdichte -40-45%, bei den Taktraten +10-15% und alternativ beim Stromverbrauch -25-30%, jeweils gegenüber der 10nm-Fertigung. Da TSMC nunmehr nochmals bestätigt hat, daß die 7nm-Riskfertigung bereits im ersten Quartal 2017 startet, muß demzufolge der Termin der hauptsächlichen Verfügbarkeit der 7nm-Fertigung seitens TSMC neu auf das Jahr 2018 festgesetzt werden.

Ob TSMC dies halten kann, steht noch auf einem anderen Blatt – denn damit würde man die terminlich aggressivste Zeitplanung aller Chipfertiger aufbieten. Beispielsweise von Intels 7nm-Fertigung ist ziemlich sicher nichts im Jahr 2018 zu erwarten, nachdem erst Mitte 2017 die 10nm-Fertigung erreicht werden wird und dann zwischen 14nm und 7nm bei Intel satte drei Jahre liegen werden. Andererseits scheint TSMCs 7nm-Fertigung dafür auch die geringsten technologischen Fortschritte zu haben, also nicht mehr wie früher eine Verdopplung der Möglichkeiten anzubieten, sondern leicht darunter zu liegen. Dies hat den Vorteil, daß man die eigenen Zeitpläne besser einhalten kann und nicht wie Intel drei Jahre für eine neue Fertigungsstufe benötigt. Öfters einmal etwas neues anzubieten, hält im Gespräch und kann auch eine nicht mal so gute Fertigungstechnologie schneller vergessen lassen – dafür opfert TSMC allerdings technischen Fortschritt pro Fertigungsstufe.

Für den Anfang ist diese Strategie jedoch gut gewählt: Man ist zuerst und dies mit teilweise deutlichem Abstand am Markt – und eben weil man früher dran ist, kann man sich dann sogar noch mit der Vorgänger-Technologie der Konkurrenz vergleichen lassen. Erst wenn diese mit einiger Verzögerung nachzieht, sieht man den technologischen Nachteil der TSMC-Fertigung – aber dann kann es durchaus so sein, daß dann schon wieder die nächste TSMC-Fertigungsstufe am Horizont steht. Gut möglich, daß sich die anderen Chipfertiger dieser Strategie beugen und ebenfalls die technologischen Fortschritte zurückfahren müssen, um den üblichen Zweijahres-Rythmus weiterhin einhalten zu können. Allein Intel könnte, da man weitgehend in seinem eigenen Markt operiert, davon ausgenommen sein. Allerdings steht auch für Intel der Punkt im Raum, daß drei Jahre Zeit zwischen zwei Fertigungsstufen eigentlich zu viel sind, die dann notwendigen Refresh-Generationen nicht gerade für Freude beim Konsumenten sorgen.