Laut der DigiTimes (maschinelle Übersetzung ins Deutsche) hat sich nVidia auf TSMCs 3nm-Node für "HPC-Backwell" aka den GB100-Chip festgelegt und sogar schon entsprechende Lieferverträge unterschrieben. Allerdings wurde dies von der Gerüchteküche bereits derart vorhergesagt und kommt somit kaum überraschend – nVidia braucht nun einmal für seine HPC-Beschleuniger immer die beste verfügbare Fertigung. Noch unsicher ist in diesem Zusammenhang nur der Punkt, welchen Sub-Node nVidia hierfür benutzt: N3 und N3E stehen zweifelsfrei zur Verfügung, während die (aus Performance-Sicht) eher interessanten Sub-Nodes N3P und N3X laut TSMC-Roadmap allerdings erst 2025 verfügbar werden sollen.

Mit "Gaming-Blackwell" muß dies wenig bis gar nichts zu tun haben, dies wird wohl auch bei nVidia von einem eigenen Entwicklungs-Team mit eigenen Ressourcen betreut. Gemeinsamkeiten mit "HPC-Blackwell" sind zwar sicherlich vorhanden, aber dies ergibt sich eher aus dem allgemeinen Ansatz, das sowohl HPC-Beschleuniger als auch Gaming-Grafikkarten im Grunde große Parallel-Beschleuniger sind. Mit den letzten HPC- und Gaming-Architekturen hatte nVidia allerdings schon bewiesen, dass man selbst innerhalb der Shader-Cluster erhebliche Differenzen einbauen kann, wenn nVidia dies als (je nach Einsatzzweck) sinnvoll erachtet. Die gemeinsame Entwicklungs-Arbeit für HPC & Gaming liegt also eher noch tiefer, vermutlich beim Aufbau der grundsätzlichen Hardware-Einheiten (FP- und INT-Einheiten, TMU, Raster-Engine, ROP, etc).

In der jetzigen Entwicklungs-Phase, wo die Art und Anzahl der verbauten Hardware-Einheiten festgelegt wird, beginnt hingegen schon das Trennende: Shader-Cluster könnten jeweils anders aus den grundsätzlichen Hardware-Einheiten zusammengebaut werden, Rendering-Pipelines für HPC zusammengekürzt werden, hinzukommend die Schwerpunkt-Setzung auf viele mögliche Datenformate bei HPC und hingegen extra RayTracing-Hardware bei Gaming. In gewissem Sinn ist es erstaunlich, dass nVidia überhaupt noch mit einheitlichem Codenamen für beide Segmente agiert, denn bis auf die Verwendung gleicher Grund-Einheiten gibt es immer weniger Gemeinsamkeiten zwischen HPC- und Gaming-Entwicklung. Dass man diverse Synergien nutzt, wie auch bei der Entwicklung der von beiden Markt-Segmenten genutzten Tensor-Cores, ändert wenig an dieser immer mehr auseinanderlaufenden Entwicklung.

Der vorgenannte Bericht der DigiTimes beschäftigt sich hauptsächlich allerdings mit dem Geschäftsverlauf bei Chipfertiger TSMC – und liefert hierzu interessante Einblicke: So soll TSMC im ersten Halbjahr unter einer klaren Unterauslastung gelitten haben, teilweise wurden somit sogar Chipfertigungs-Maschinen abgeschaltet (der an dieser Stelle notierte Prozent-Wert gilt allerdings wohl nur für 200mm-Wafer und ist damit nicht allgemeingültig). Dies soll sich nunmehr stabilisiert haben und geht in Richtung einer langsamen Verbesserung. Der 5/4nm-Node soll somit inzwischen wieder bei einer Auslastung von 80% liegen – was gutklassig im allgemeinen Sinn ist, aber natürlich kein Vergleich zu den letzten Jahren (Überauslastung) darstellt. Der 3nm-Node soll zum Jahresende dann eine nahezu volle Auslastung erreichen, aber dies läßt sich aufgrund der Aufträge von Apple sicherlich auch am besten planen. Der Wafer-Ausstoß nur des 3nm-Nodes soll zum Jahresende dann immerhin 60'000 Wafer pro Monat erreichen.

Mittels neu hinzukommender 3nm-Aufträge im Jahr 2024 durch AMD (Epyc), Mediaktek und Qualcomm will TSMC dann seinen 3nm Wafer-Ausstoß in 2024 auf 100'000 Wafer pro Monat erweitern. Dies schließt Intels Wafer-Kontingent bei TSMC noch nicht mit ein – was bedeutet, dass wenn Intels "Arrow Lake" plangemäß (für alle Marktsegmente) erscheint, dass der Wafer-Ausstoß für TSMCs 3nm-Node nochmals erhöht werden müsste. Derzeit kalkuliert TSMC augenscheinlich recht konservativ und baut nur diese Kapazitäten auf, für welche auch sicher Aufträge vorliegen – resultierend aus dem hohen Waferpreis von 18'000 bis 20'000 Dollar pro 300mm-Wafer im 3nm-Node. Das konservative Vorgehen bedeutet aber auch, dass da wohl jederzeit Reserven dafür da sind, um noch mehr 3nm-Kapazitäten zur Verfügung zu stellen. Vor allem auch die Wafer-Zahlen selber machen klar, dass nVidias KI-Beschleuniger kaum alle Fertigungskapazitäten leerräumen können, da die 300'000 GH100-Chips im zweiten Quartal 2023 gerade einmal 6000 Wafer belegt haben.

Eine hypothetische Verdopplung dieses Volumens würde unter dem 3nm-Node gerade einmal etwas über 10% der gesamten 3nm-Fertigungskapazitäten von TSMC belegen – sprich nicht im Ansatz etwas, was TSMC nicht schultern könnte. KI-Beschleuniger haben im Gegensatz zu Gaming-Grafikchips eben einfach den Vorteil, vergleichsweise effizient mit Wafer-Fläche umzugehen. Auch dafür findet sich eine Bestätigung im DigiTimes-Artikel, denn derzeit soll TSMC nicht einmal 10% seines Umsatzes mit "AI-Servern" machen – trotz dass nVidia zuletzt auf dieser Schiene neue Geschäftsrekorde aufstellen konnte. Eine starke Mengenausweitung in einem Geschäftsfeld, welches von unterhalb 10% ausgeht, erhöht die Gesamtmenge dann auch nicht so stark, dass es grenzwertig werden würde. Damit wäre erneut nahegelegt, dass eine eventuelle nochmalige Marktausweitung von KI-Beschleunigern kaum das Potential zu einer erneuen Chip-Krise hat.

Die ComputerBase hat bei Intel eine Klarstellung zu deren Aussage "Meteor Lake im Desktop" eingeholt. Die extra von der Intel-Rechtsabteilung abgesegnete und somit hoch-offizielle Aussage ist zwar nicht besonders klar, zeigt aber dennoch darauf hin, dass mit den versprochenen Desktop-Aktivitäten von "Meteor Lake" eher so etwas wie AiO-Designs gemeint sind. Und dies zeigt wiederum darauf hin, dass hiermit zwar "Desktop" im Sinne des Geräte-Formfaktors gemeint ist, jedoch nicht im Sinne der Prozessoren-Bauform. Sprich, es werden auch hier gelötete Mobile-Modelle verwendet – anstatt gesockelter Desktop-Modelle. Dies gilt neben den offiziell genannten AiO-Geräten auch gern für Mini-PCs, wo genauso üblicherweise alle Bauteile aus dem Mobile-Segment kommen.

Meteor Lake is a power efficient architecture that will power innovative mobile and desktop designs, including desktop form factors such as All-in-One (AIO). We will have more product details to share in the future.
Quelle:  offizielle Intel-Aussage gegenüber der ComputerBase, veröffentlicht am 26. September 2023

Selbstverständlich läßt sich die Intel-Aussage dennoch Platz für mehr, gesockelte Desktop-Prozessoren sowie ein reguläres Angebot für ganz gewöhnliche Desktop-PCs werden hiermit nicht ausgeschlossen. Doch derzeit deutet nichts wirklich darauf hin, dass Intel ein solches Angebot vorbereiten würde. Gleichfalls gilt wie gesagt, dass rein technisch (von den zur Verfügung stehenden Chips bzw. Tiles) Intel nicht oberhalb von 6 Performance- und 16 Effizienz-Kerne sowie 8 PCI Express 5.0 Lanes gehen kann, damit bei echten gesockelten Desktop-Prozessoren also auf gewisse Anwendungs- und Performance-Bereiche limitiert wäre. Alles weitere bleibt dann einfach abzuwarten, denn zumindest aus den vorhandenen Chips kann Intel jederzeit mit vergleichsweise kurzen Vorlaufzeiten neue Produkte stricken. Nur neue Chips bzw. Tiles aufzulegen, lohnt derzeit schon nicht mehr: Ehe deren Tape-Out und Validierung abgeschlossen ist, steht schon wieder die Nachfolge-Generation "Arrow Lake" vor der Tür.