7

Hardware- und Nachrichten-Links des 7. Oktober 2020

Vom RetiredEngineer @ Twitter kommt mal wieder die (englische) Übersetzung eines Artikels der chinesischsprachige DigiTimes über das aktuelle Auftrags-Geschehen bei TSMC. Zu beachten sei gleich vorab, dass speziell die chinesischsprachigen DigiTimes eine zuletzt ziemlich schlechte Quote bei derart Gerüchte-Meldungen hatte (erstaunlicherweise im Gegensatz zur englischsprachigen DigiTimes), beispielsweise wurde von dort die Mär einer Zen-3-Verschiebung oder auch das angebliche Zen 3 unter der 5nm-Fertigung in die Welt gesetzt. Man kann also gewiß nicht sagen, dass es sich hierbei um eine zuverlässige Quelle handelt. Dabei sind die meisten Punkte des DigiTimes-Artikels auch durch andere Hinweise gedeckt bzw. beschreiben nur die hohe Bedarfslage und demzufolge vollständige Auslastung von TSMC (angeblich komplett ausgebucht bis Mitte 2021). Spannend bzw. riskant ist somit nur Punkt 6, nach welchem nVidia die aktuelle Ampere-Generation zur Jahresmitte 2021 auch unter TSMCs 7nm-Fertigung auflegen könnte:

Nvidia's RTX 30 series currently uses Samsung's 8nm process, but in 2021, Nvidia may switch to TSMC' 7nm. Volume is expected to be high. Reasons being: TSMC's 7nm quotes have become 'more friendly', and to diversify risk due to Samsung's yield problems for 8nm. Nvidia is expected to be one of the key customers contributing to TSMC's continued high utilization rate for 7nm in 2021.
Quelle:  DigiTimes Taiwan, übersetzt aus dem chinesischen ins englische durch den RetiredEngineer @ Twitter 7. Oktober 2020

Als Begründung für diesen Schritt werden (dann) günstiger werdende Konditionen für TSMCs 7nm-Fertigung sowie eine Absicherung gegenüber Chipausbeute-Problemen bei Samsung genannt. Letzteres zieht allerdings nur halb – denn wenn man Samsung jetzt alleinig den Launch bestreiten läßt, dürften sich alle Ausbeute-Probleme gegen Mitte 2021 dann ausgefranst haben – oder aber sind so gravierend, dass man den Launch niemals hätte mit Samsung bestreiten dürfen. Eine mögliche dritte Begründung wäre dann einfach ein Refresh zur GeForce 30 Serie: Basierend auf TSMCs 7nm-Fertigung müsste man überhaupt nicht mehr Hardware-Einheiten drauflegen, sondern könnte einfach nur höhere Taktraten (samt niedrigerer Stromverbrauchswerte) anpeilen – dies reicht schon für eine gute Refresh-Generation. Zwar ist es eher unüblich für nVidia, eine Refresh-Generation auf anderer Chip-Basis zu erstellen, aber angesichts der limitierten Taktraten von Samsungs 8nm-Fertigung würde ein Refresh zur GeForce 30 Serie auf Basis der bei Samsung gefertigten Ampere-Chips vermutlich zu schwach für diesen Zweck ausfallen.

In der Frage der Ampere-Lieferprobleme haben Videocardz ein paar exakte Zahlen zu Bestellungen und Lieferungen von GeForce RTX 3070, 3080 & 3090 Karten des dänischen Einzelhändlers "Proshop" ausgewertet. Klar ist dabei zu erkennen, dass Proshop seine Kunden bislang nur arg unzureichend bedienen konnte: Nur 10% aller Bestellungen zur GeForce RTX 3080 konnten abgearbeitet werden, nur 27% der Bestellungen zur GeForce RTX 3090. Die Anzahl der als Lieferung eingegangenen Karten sieht zudem nicht gerade nach wirklichen Liefermengen aus – oftmals sind das Kleinmengen mit ungeraden Stückzahlen (12, 15, 36 Stück) und in allen Fällen hatte Proshop überaus deutlich mehr geordert. Dies sieht auf den ersten Blick eher wie eine "Zuteilungswirtschaft" aus, sprich die Karten waren schon initial beim Launch zu knapp. Die (geringe) Menge der vom Hersteller zu Proshop auf dem Weg befindlichen Karten sieht zudem auch nicht danach aus, als könnte sich dies schnell ändern – damit würde es Monate dauern, um allein die bestehenden Bestellungen zu bedienen. Das Problem ist also in der Tat so groß, dass nVidia nicht einfach nur höhere, sondern um mehrerere Dimensionen höhere Liefermengen benötigt, um die vorhandenen Bestellungen abzuarbeiten und dem nachfolgenden Ansturm mittels der zweiten Bestellwelle gerecht zu werden.

Von AdoredTV kommt eine Gerüchtemeldung zur Technik von Intels "Sapphire Rapids", dem Server-Nachfolger von "Ice Lake-SP" für Ende 2021 und damit der vermutlich ersten Chance, dass Intel hieraus mal wieder neue HEDT-Prozessoren ableitet. Die Meldung bringt neben einigen technischen Details primär drei Aufreger mit sich: Erstens einmal soll Sapphire Rapids nunmehr schon auf den "Golden Cove" CPU-Kernen der Alder-Lake-Generation basieren – bisher wurden hierzu die "Willow Cove" CPU-Kerne der Tiger-Lake-Generation angenommen. Für diese neuen Server-Prozessoren wäre dies natürlich nur besser, allerdings ist es weniger üblich, so schnell eine neue, unerprobte CPU-Architektur ins Server-Segment zu übernehmen, schließlich kommt Alder Lake selber frühestens Ende 2021 (und potentiell sogar erst 2022). Denkbar wäre dies über den Kunstgriff, dass die Kern-Entwicklung selber vielleicht deutlich früher abgeschlossen ist und sich ansonsten die Entwicklung von Consumer- und Server-Prozessoren schon weit genug voneinander abgekoppelt haben. Dennoch wäre dies zumindest ungewöhnlich und sollte diese Information besser noch durch eine zweite Quelle verifiziert werden.

Fert. CPU-Architektur Kerne Speicher PCI Express Release
Ice Lake-SP 10nm Sunny Cove 38C 8Ch. DDR4/3200 PCIe 4.0 x64 Ende 2020
Sapphire Rapids 10nm Willow Cove oder Golden Cove 56C 8Ch. DDR5/4800, angeblich zusätzlich 4 Stacks HBM2 on-die PCIe 5.0 x80 Ende 2021
Granite Rapids 7nm Golden Cove (?) ? ? ? 2022 (?)
Anmerkung: Detail-Informationen zu Sapphire Rapids maßgeblich aus dem AdoredTV-Bericht, jene könnten falsch sein

Dies gilt natürlich genauso für den interessanten Punkt dieser Meldung: Danach soll Sapphire Rapids nicht mehr als monolitischer Chip, sondern im Chiplet-Design mit 4 Tiles à 15 CPU-Kerne erstellt werden, wovon einer aus Salvage-Gründen deaktiviert wird. Da keinerlei extra I/O-Die erwähnt wird, scheinen jene Tiles in sich komplett zu sein – sprich Intel würde vollwertige Prozessoren "aneinanderpappen". In jedem Fall würde man damit moderne Wege gehen und sich sicherlich auch das notwendige Know-How erarbeiten, um dies nachfolgend auch bei Consumer-Prozessoren umzusetzen und dort (später) dann auch mehr als 16 CPU-Kerne aufbieten zu können. Als Sahnehäubchen oben drauf wird Intel dann das notwendige Interposer-System nutzen, um zusätzlich zum DDR5-Support den Sapphire-Rapids-Prozessoren auch noch 4 HBM2e-Stacks mit 64 GB HBM2e-Speicher mitzugeben. Jener HBM2e-Speicher soll dann variabel nutzbar sein – entweder im Verbund mit DDR5, oder auch nur als Level4-Cache oder in einem Hybrid-Modus. Die dabei erreichten 1 TB/sec Speicherbandbreite (durch den HBM2e) sind sowohl Vor- als auch Nachteil: Dies ist grob 3mal so viel wie bei 8-Kanal DDR5/4800 – und damit wieder so viel, dass man die Frage nach dem Sinn bzw. der Kosteneffizienz stellen kann. In jedem Fall ist diese Gerüchtemeldung mit einiger Skepsis entgegenzunehmen, dies könnte sich mit guter Chance als Luftblase erweisen.

Twitterer Rogame misst den PS5-SoC in Sonys offiziellem Teardown-Video der PlayStation 5 mit einer Chipfläche von ca. 308mm² aus. Dies ist vergleichsweise nahe am XBSX-SoC (offiziell 360mm²) dran und somit deutlich größer als beim XBSS-SoC (offiziell 197mm²). Dafür, dass der PS5-SoC (physikalisch 36-40 CU) von der Hardware her eher genau in der Mitte zwischen Xbox Series S und Xbox Series X steht (physikalisch 24 bzw. 56 CU), ist dies eine vergleichsweise große Chipfläche – welche darauf hindeutet, dass Sonys eigene Anpassungen der RDNA2-Architektur entweder bedeutsamer als bei den Microsoft-Konsolen ausfallen, oder aber dass die klar höheren Taktraten der Sony-Konsole mehr Masse-Transistoren erfordern, um diese Taktrate auch halten zu können. Eine andere Differenz könnte natürlich auch noch in der gewählten Chipfertigung liegen, wozu Sony bislang keine Angaben und Microsoft nur unvollständige Angaben herausgegeben haben – womit nicht sicher ist, ob sich der PS5-SoC überhaupt so einfach mit den XBSS/XBSX-SoCs vergleichen läßt.

Xbox Series S Xbox Series X PlayStation 5
Chip 197mm² Chipfläche (offiziell) 15,3 Mrd. Transistoren auf 360,45mm² Chipfläche in der N7P-Fertigung von TSMC (offiziell) ~308mm² Chipfläche (inoffiziell)
Technik 8C/16T Zen 2, 20 Shader-Cluster RDNA2 (physikalisch: 24), 128 Bit GDDR6-Interface 8C/16T Zen 2, 52 Shader-Cluster RDNA2 (physikalisch: 56), 320 Bit GDDR6-Interface 8C/16T Zen 2, 36 Shader-Cluster RDNA2 (physikalisch: ?), 256 Bit GDDR6-Interface

Hinweis:
Am 8. Oktober steht um 18 Uhr deutscher Zeit die offizielle Ankündigung von AMDs "Zen 3" Generation an. Das ganze wird auf AMDs offiziellem YouTube-Kanal zu sehen sein, der Ankündigungs-Text bestätigt zudem die Benutzung des Verkaufsnamens "Ryzen 5000". Das ganze wird natürlich über den passenden Thread im 3DCenter-Forum begleitet werden.