Der bekannte Chiphell-Nutzer 'Zhangzhonghao' liefert eine Erklärung für den großen, grob beim Verhältnis 2:1 stehenden Unterschied in den RDNA5-Gerüchten seitens MLID und seitens Kepler_L2. Danach soll bei RDNA5/UDNA ein Shader-Cluster (CU) gleich 128 Shader-Prozessoren tragen, sprich es gibt eine Verdopplung gegenüber dem bisherigen Stand (64 Shader-Prozessoren pro Shader-Cluster). Zudem deutet der Nebensatz "unterscheidet sich nicht von den vorherigen 192CU" darauf hin, dass jene Aussage auf das RDNA5-Gerücht von Kepler_L2 hin gemünzt ist, sprich die Verdopplung dessen (in der Spitze) 96 Shader-Clustern zukommen soll – was sinngemäß 192 Shader-Cluster nach dem alten Schema ergibt und damit wiederum zum Gerücht von MLID passt. Dies würde auch sehr viel Sinn ergeben: Erstens wäre damit klar, dass beide Gerüchte inhaltlich gleich sind, jene von MLID allerdings wohl einer älteren Datenbasis (noch ohne SP-Verdopplung) entstammen. Und zweitens erhöht dies die RDNA5-Power gemäß des Kepler-Gerüchts erheblich: 96 Shader-Cluster gemäß bisherigem Schema wären doch einigermaßen niedrig angesetzt, da müsste man schon erhebliche Architektur- und Taktratenverbesserungen aufbieten.

Die Struktur hat sich geändert, eine CU ist 128SP, was sich nicht wesentlich von den vorherigen 192CU unterscheidet.
Quelle:  Zhangzhonghao im Chiphell-Forum am 27. August 2025, maschinell übersetzt ins Deutsche

96 Shader-Cluster mit verdoppelter Anzahl an Recheneinheiten ergeben hingegen eine ganz andere Situation – dies sind wie 192 Shader-Einheiten gemäß vorherigem Schema und damit dann etwas handfestes, womit AMD durchaus eine Chance gegenüber nVidia haben sollte. Wie erwartet, kristallisiert sich nun langsam heraus, was AMD bei RDNA5 bzw. UDNA vor hat bzw. wie die zuerst unzusammenhängend aussehenden Gerüchte zu einem gemeinsamen Bild zusammenzuführen sind. Diskussionswürdig ist natürlich weiterhin die übergroße Lücke zwischen 1. und 2. RDNA5-Chip, aber da der zweite Chip nunmehr mit 5120 Shader-Prozessoren erscheinen soll (wenigstens +25% oberhalb von Navi 48 der Radeon RX 9070 Serie), könnte man hierin eine Wiederholung desselben Midrange-Ansatzes wie bei RDNA4 sehen – bei RDNA5 dann halt mit einer Halo-Lösung oben drauf. Jene dürfte wegen der Architektur-Vereinigung von RDNA und CDNA dann sowieso eher für professionelle Bedürfnisse gedacht sein, muß somit (im Sinne von AMD) nicht zwingend im Gaming-Segment durchschlagen.

Wollte AMD hingegen das Gaming-Segment mittels RDNA5/UDNA wieder komplett bedienen, macht diese Chip-Konstellation wenig Sinn, da würde auf jeden Fall noch ein zwischengeschobener "AT1" benötigt werden. Jener wäre bei um die +50% mehr Hardware von AT2 passend, ergo ca. 60-64 Shader-Clustern. Dies würde auch einen ähnlichen Abstand nach oben hin zu AT0 ergeben. Geringere Abstände als eine glatte Verdopplung sind bei größere Chips eigentlich inzwischen normal, weil ansonsten für den Zwischenraum zu viele Salvage-Lösungen nötig sind, die unnötig große Chipflächen für ihre freigeschaltete Hardware aufweisen. Der bekannt übergroße Abstand der nVidia-Chips GB203 zu GB202 ist in dieser Frage die Ausnahme von der Regel, resultierend daraus, dass nVidia sich dies aufgrund seiner Marktstellung leisten kann bzw. keinen dazwischenliegenden Chip für eine (hypothetische) GeForce RTX 5080 Ti liefern muß. PS: Auch wenn es hier und da derart dargestellt wird, hat Kepler_L2 nicht die seitens MLID genannten Chipnamen AT0 bis AT4 bestätigt. Natürlich bietet sich diese Auflösung inzwischen überaus an, hat aber nichts mit den originalen Aussagen von Kepler_L2 zu tun.

Nachdem es VideoCardz aufgegriffen haben, wird inzwischen breit von einem Intel-Patent zu "Software Defined Super Cores" geredet. Hiermit will Intel die Rechenkraft zweier CPU-Kerne zusammenfassen, um somit temporär einen stärkeren CPU-Kern zu erhalten. Stärker wird selbiger dann primär bezüglich der Singlethread-Power, denn für die Multithread-Rechenleistung wäre diese Maßnahme weitgehend egal. Prinzipiell entspricht dieser Gedanke dem, was Intel zeitweise unter dem Stichwort "Rentable Units" verfolgt hatte. Ob hier überhaupt eine echter Unterschied existiert, oder ob dies nur zwei Namen derselben Sache sind, bleibt natürlich offen. Jene Patentschrift könnte somit denkbarerweise aus der seinerzeitigen Intel-Arbeit an den Rentable Units beim seinerzeitigen "Royal Core" Project entstanden sein – und wird nun unabhängig der Absägung dieses Projekts als Patent verewigt, einfach zur (üblichen) rechtlichen Absicherung.

Dies bedeutet dann auch nicht unbedingt eine Absicht, diese Technologie tatsächlich einzusetzen – die Patente werden einfach aufgelegt, um zu verhindern, dass jemand anderes etwas ähnliches patentiert und man diese Technologie somit nur nach Zahlung von Lizenzgebühren einsetzen könnte. Prinzipiell ist das "Royal Core" Project wie gesagt erledigt, wie Bionic_Squash @ X noch einmal sehr deutlich ausführt. Die Möglichkeit zu wirklich neuen Ansätzen ist wohl erst mit Intels "Unified Cores" zu sehen, was sich aber nicht vor der "Titan Lake" Generation gegen Ende 2028 materialisieren wird. Ansonsten könnte jene Patentschrift bzw. die damit ausgedrückte Idee auch einfach nur im Ideen-Schrank bleiben, um vielleicht später einmal reaktiviert zu werden. Zweckmäßig erscheint jener Ansatz jedoch durchaus, gerade angesichts des "Kern-Spams", welcher ab "Nova Lake" und mit späteren Intel-Generationen (Titan Lake mit angeblich 100 CPU-Kernen) in Zukunft erfolgen soll.

1. RYC is dead
2. RYC missed pretty much all deadlines (perf, milestones,etc)
3. They killed off all the Royal core stuff, it's just Cove+Mont until the unified cores come along.
Quelle:  Bionic_Squash @ X am 31. August 2025