Die gestern notierte Wasserstandsmeldung zu den 5nm-Grafikchips enthält noch einen Fehler der Quelle selber zu AMDs "Navi 31": Jener wurde dort mit 120 WGP ("Workgroup Processor") genannt, nach einer Korrektur von Greymon55 @ Twitter sind es jedoch nur 60 WGP – genauso wie mit den früheren Gerüchten genannt. Damit bleibt auch bestehen, dass AMDs RDNA3-Architektur auf den ersten Blick gröber ausfällt als bisher, denn bei RDNA3 enthält eine WGP dann immerhin gleich 256 FP32-Einheiten (bisher 128). Dass AMD bei RDNA3 dann die CUs ("Compute Unit") komplett abschafft, ändert daran nicht viel – denn jene werden innerhalb der RDNA2-Architektur wohl nur noch aus Vergleichbarkeits-Gründen genannt, rein praktisch sind die WGPs bereits bei RDNA2 die hauptsächliche Organisationsform zwischen Shader Engine und FP32-Einheit.

Yes, 60wgp, I didn't type it right.
Quelle:  Greymon55 @ Twitter am 10. November 2021

Dabei muß ein gröberes Design nicht zwingend weniger effektiv sein – oder aber der Effektivitätsverlust könnte so gering ausfallen, dass jener gegenüber dem Effekt in den Hintergrund tritt, überhaupt so viele FP32-Einheiten (sinnvoll) verwalten zu können. Nichtsdestotrotz stehen gröbere Designs immer erst einmal unter besonderer Beobachtung bezüglich eben deren Effizienz. Zugleich besteht natürlich immer auch die Möglichkeit, diesen (eventuellen) Effizienzverlust durch andere Verbesserungen an der RDNA3-Architektur wieder auszugleichen, so dass dies selbst bei einem IPC-Vergleich nicht feststellbar wäre. Aufgrund der anscheinend nicht geringen Veränderungen der RDNA3-Architektur wird man schlicht abwarten müssen, wie wirkmächtig deren Einzelkomponenten ausfallen bzw. jene das Gesamtbild beeinflußen.

Ein anderer Nachtrag betrifft die gestern genannte Stromverbrauchs-Vorschau zu Navi 31: Die seitens AMD zugrundeliegende Rechnung geht dabei von einem Stromverbrauchs-Vorteil zwischen 7nm- und 5nm-Fertigung von –50% aus, womit angesichts des (früheren) Performance-Ziels von Navi 31 (2,5fach gegenüber Navi 21) und dem Basiswert des Verbrauchs von Navi 21 (300W) dann ein hochgerechneter Stromverbrauch von 375 Watt für Navi 31 herauskommt. Setzt man hierbei allerdings den Stromverbrauchs-Vorteil von –40% an, welchen Chipfertiger TSMC ganz offiziell für N7 zu N5 nennt, dann ergibt selbige Rechnung gleich 450 Watt für Navi 31. Natürlich könnte AMD durch Architektur-interne Verbesserungen letztlich einen höheren effektiven Stromverbrauchsvorteil herausholen, als TSMCs Richtwert vorgibt. Aber da dies alles sowieso eher wie eine Milchmädchenrechnung aussieht, sollte man diese leicht schlechtere Auslegung auf Basis offizieller TSMC-Daten nicht gänzlich aus den Augen verlieren.

Just realized that AMD kinda accidentally leaked Navi31 TDP yesterday
Quelle:  Kepler_L2 @ Twitter am 9. November 2021
 
(300 * 2.5) / 2
Quelle:  Kepler_L2 @ Twitter am 9. November 2021
 
.... so, 375W TDP for Navi 31?
Quelle:  3DCenter @ Twitter am 10. November 2021
 
Interestingly, TSMC only gives a power consumption advantage between N7 and N5 of 40%. This would not halve the power consumption ("/ 2"), rather one would have to reckon with "/ 1.67". AMD Navi 31:
(300 * 2.5) / 1.67 = 450W
Quelle:  3DCenter @ Twitter am 10. November 2021

In der Praxis dürfte es sowieso eher passieren, dass man die Spitzen-Produkte in einem eher ineffektiven Bereich betreibt, nur um die letzten paar Prozente Performance zugunsten größerer Vorteile in den Balken-Vergleichen herauszupressen. Auf diese sehr übliche Vorgehensweise könnte AMD nur dann verzichten, wenn man sowieso klar vorn liegt und es somit sinnvoller ist, selbige Reserven für die Zukunft stehenzulassen. Die anscheinende Release-Abfolge kommt diesem Ansinnen allerdings wenig entgegen: Wenn zuerst nVidias AD102-Chip kommt und jener die vermutlich nicht ganz so leistungsfähige Hardware mitbringt, dürfte sich nVidia ermüßigt fühlen, sein Spitzen-Produkt extrem hochzuprügeln, um jene Leistungsdifferenz mittels höherer Taktrate (und mehr Stromverbrauch) zu überbrücken. Rückt AD102 damit Navi 31 zu nahe, könnte AMD beim später herauskommenden Navi 31 dann versuchen, mittels dem gleichen Zug an an der Taktratenschraube den alten Abstand wiederherzustellen.

Twitterer Momomo gibt ein paar Spezifikations-Daten zu non-K-Modellen von Alder Lake bekannt – die Basetakt-Raten sowie die Größe des Level3-Caches werden hierbei genannt. Für einige dieser Prozesssoren war jene bereits bekannt, für andere ergibt sich eine neue Information, so zu Core i5-12600, Core i5-12500 und Core i3-12100. Interessant sind die vergleichsweise hohen Differenzen beim Basetakt des Core i5 non-K: 12400 mit nur 2.5 GHz, 12500 mit 3.0 GHz und 12600 mit 3.3 GHz. Dies könnte bedeuten, dass auch die PBP-Werte (frühere TDP) deutlich unterschiedlich ist, da nach Intels Vorgaben unter dem TDP/PBP-Wert der Basetakt jederzeit garantiert sein muß. Die wichtigere Information wäre natürlich jene zum MTP dieser non-K-Modelle – woran sich (grob) ergibt, wie gut der jeweilige Prozessor seinen Boost-Takt im Dauereinsatz nutzen kann.

Interessant wird noch sein, wie Intel diese Situation gegenüber seinen OEMs auflöst, welche den übergroßen Anteil der non-K-Modelle abnehmen: Denn selbigen kann man eigentlich nicht eine deutliche Stromverbrauchserhöhung verkaufen, dass macht die vorhandenen Grunddesigns der PC-Hersteller (zumeist ausgelegt auf glatt 65 Watt TDP) obsolet und die notwendigen Neudesigns dann bei den Komponenten etwas teurer. Im Idealfall findet Intel einen Mittelweg, wonach die OEMs weiterhin mit nur 65 Watt operieren können, im Retailmarkt jedoch höhere Stromverbrauchswerte mit diesen non-K-Prozessoren möglich sind. Theoretisch reicht es sogar aus, sich diesbezüglich auf die Retail-Platinen zu verlassen, welche oftmals noch auf die MTP oben drauf schlagen. Diese Strategie ist allerdings etwas wackelig, denn wenn jemand diese Prozessoren Spezifikations-gerecht testet, könnten jene auf 65 Watt limitiert werden. Somit ergibt sich für Intel durchaus ein Anreiz, auch bei den non-K-Modellen ein höheres Power-Limit gleich als Intel-default mitzugeben.