Zu AMDs Renoir-APU gibt es eine in den Foren-Kommentaren gewisse Enttäuschung darüber, das AMD hierbei nicht mit mehr Hardware anrückt – sprich mehr CPU-Kernen sowie auch höherer Grafik-Power. Dies mag aus Enthusiasten-Sicht nachvollziehbar sein, allerdings muß sich AMD in dieser Frage primär nach den Anforderungen des Massenmarkts und der eigenen Kostenlage ausrichten. Man kann zwar eine größere APU als 4C+11CU (wie bei Raven Ridge & Picasso) auflegen und dann für alle Fälle, wo nur 4 CPU-Kerne benötigt werden, entsprechend teil-deaktivieren. Aber diese Methode hebt auch die Kostenlage für alle APU-Verkäufe an – und um zwei Bauformen (eine mit 4 und eine mit 6 CPU-Kernen) aufzulegen, ist AMDs APU-Geschäft wohl noch nicht groß genug. Möglicherweise kommt dies mit der Zeit, aber jetzt mit der (wirtschaftlichen) Möglichkeit nur zu einer Bauform orientiert sich AMD eben halt an dem, was im Massenmarkt gut absetzbar ist – dies sind 4 CPU-Kerne samt 10/11 Shader-Cluster. Diese APUs werden üblicherweise auch nicht zu Preislagen verkauft, wo viel Spielraum existiert – und gerade AMD dürfte gezwungen sein, den OEMs hierbei Kampfpreise zu machen, damit diese nicht (wie gewohnt) Intel einsetzen.

Und letztlich kommt nun auch Ice Lake mit genau dieser Konfiguration auf den Markt – 4 CPU-Kerne zu vergleichbarer Grafik-Power, genau dem wird sich AMDs Renoir-APU zum Jahresbeginn 2020 stellen müssen. Vielleicht zeigt die Zukunft dann mal zwei APU-Bauformen bei AMD, dafür muß einfach nur der geschäftliche Erfolg groß genug werden, damit sich dies lohnt. Alternativ könnte AMD auch das Chiplet-Verfahren für den APU-Bereich adaptieren – allerdings ist jenes nicht gerade günstiger, dessen Vorteil liegt eher in der Flexibilität. All dies sind dann aber Dinge, die sicherlich erst mittelfristig passieren. Im Augenblick führt AMD vielmehr lange vorher verfasste Roadmaps aus, welche zwar vom technologischen Standpunkt her aggressiv sind, dafür aber auch keinerlei Harakiri-Aktionen enthalten – wo also große Projekte angeschoben werden, deren Markttauglichkeit rein nur als These existieren. Dem letzten rein praktischen Versuch einer großen APU in Form von Intels Kaby Lake G ist auch keineswegs ein solcher Markterfolg beschieden gewesen, als das dies nach einer schnellen Wiederholung verlangen würde.

Ein anderer Einwand betrifft die Frage, wie AMD den Übergang von Sockel AM4 auf AM5 samt dem damit anstehenden DDR5-Support realisieren wird. Eine Variante hierzu wäre ein glatter Schnitt – sprich Zen 4 unterstützt nur noch den Sockel AM5 und nur noch DDR5-Speicher. Dies ist allerdings nicht zwingend, AMD könnte CPU-seitig auch ein Kombi-Speicherinterface für DDR4 & DDR5 verbauen. Da das Speicherinterface in der Chiplet-Ära sowieso im I/O-Chiplet liegt, wäre es sogar denkbar, I/O-Chiplets von Zen 3 (mit DDR4-Speicherinterface) mit einem Core-Chiplet von Zen 4 zu kombinieren, auf diese Weise würde man einen Zen-4-Prozessor auf dem Sockel AM4 und mit DDR4-Support erschaffen. In dieser Frage hat AMD noch alle Möglichkeiten, hängt es wohl primär von der konkret gewählten Produktstrategie ab. Der Möglichkeit eines Kombi-Speicherinterfaces sind dabei noch die größten Chancen einzuräumen, denn AMD muß die Designentscheidung hierzu lange Zeit vor dem Marktstart treffen, kann also noch nicht absehen, wann DDR5-Speicher konkret im Markt eintrifft und wie gut dieser anfänglich angenommen wird. Auch Intel hat in dieser Situation regelmäßig zum Kombi-Speicherinterface gegriffen und selbiges teilweise sogar über mehrere Prozessoren-Generation mitgeschleppt – selbst aktuelle Mobile-Prozessoren wie der Core i7-8565U werden noch mit Kombi-Interface für DDR3 & DDR4 ausgewiesen.

Golem berichten über die Anstrengungen chinesischer Halbleiterfertiger, zu den Marktführern Intel, Samsung & TSMC aufzuschließen und dafür zuerst einmal eine eigene 14nm-Fertigung ans Laufen zu bekommen. So hat SMIC den Start der 14nm Risk-Fertigung verkündet, wobei die Serienfertigung noch dieses Jahr erreicht werden soll. Konkurrent HLMC hat dagegen derzeit eine Werksumrüstung auf die 14nm-Fertigung laufen, mit allerdings noch unklarer Terminlage. Beide Halbleiterfertiger weiten zudem ihre Kapazitäten massiv aus, wobei selbiges natürlich eine Angelegenheit mehrerer Jahre darstellt, ehe neue Fertigungsstraßen oder ganz neue Fabriken wirklich produzieren. Das ganze geht einher mit Planungen der chinesischen Regierung, bis zum Jahr 2025 auch im Chip-Bereich ca. 70% selbst im Land herzustellen – und somit besser gewappnet vor ausländischen Blockaden zu sein, wie zuletzt im Fall des US-Embargos gegenüber Huawei passiert. Dafür braucht China nicht zwingend die allerneuste Fertigungstechnologie, ein gut eingefahrener Node wie 14nm ist für die allermeisten Anwendungszwecke problemlos nutzbar.

Mit der Ausweitung der eigenen Fertigungskapazitäten steigt aber natürlich auch der Kapitalfluß dieser chinesischen Halbleiterfertiger, womit (zusammen vielleicht mit Fördergeldern der chinesischen Regierung) irgendwann auch die technologische Spitze in Angriff genommen werden kann. Speziell SMIC soll bereits in diese Richtung hin denken bzw. hat sich wohl sogar schon ein EUV-Tool gekauft, forscht also bereits an Fertigungstechnologien wie 7nm und kleiner. Ob man jemals wirklich mit den "großen Drei" konkurrieren kann, ist noch unklar, liegt aber sowieso zu weit in der Zukunft und ist vor allem für die dahinterstehende Zielsetzung seitens Chinas nicht besonders von Belang – hierbei geht es wie gesagt in erster Linie um Unabhängigkeit. Die "leicht" erratische Wirtschaftpolitik eines gewissen US-Präsidenten wird also zu Zeiten, wo jener bereits wieder in Vergessenheit geraten sein dürfte, noch erhebliche Spätfolgen haben – in Form des faktisch aufgezwungenen Aufbaus einer eigenen chinesischen Halbleiter-Industrie als neue Konkurrenz zu der (im groben Maßstab gesehen) bisher eher westliche orientierten Halbleiter-Industrie.