Laut Neowin (via VideoCardz) liegt der Listenpreis der Radeon RX 6600 XT (gemäß einer Industrie-Quelle) bei 349 Dollar. Die kleinere Radeon RX 6600 wird hingegen mit 299 Dollar genannt und soll auch laut Neowin zu einem späteren Zeitpunkt antreten. Gegenüber den im gleichen Performance-Feld befindlichen Radeon RX 5700 & 5700 XT ergibt sich somit ein Preisabschlag von 50 Dollar – faktisch das geringste, was AMD tun konnte, um angesichts von zwei Jahren Zeitdifferenz irgendwie das Gesicht zu wahren. Die Straßenpreise werden wie bekannt trotzdem klar oberhalb dieses Niveaus erwartet, zur Radeon RX 6600 XT wurden bereits 500-550 Euro genannt. Im Gegensatz zu den anderen RDNA2-Grafikkarten wird es für Radeon RX 6600 & 6600 XT auch keine Möglichkeit des Bezugs direkt von AMD geben, da AMD für beide Karten kein Referenzdesign auflegt.

Zur Frage des Speicherinterfaces für den "Lovelace" AD102-Grafikchip gibt es noch einen Nachschlag seitens Greymon55 @ Twitter: Danach gibt es auch für diesen wirklich breiten Chip mit 144 Shader-Clustern weiterhin nur ein 384-Bit-Speicherinterface – mit GDDR6X-Speicher, wie schon bekannt war. Es soll sich allerdings um einen verbesserten GDDR6X-Speicher handeln, welcher somit mutmaßlicherweise weniger hitzig ist und höhere Taktraten bietet. Ein ganz großer Bandbreiten-Zuwachs ist allerdings ausgehend vom bekannten GDDR6X-Speicher der GeForce RTX 3090 mit 19,5 Gbps Transferrate kaum vorzustellen, die von Micron für 2021 angedachten 24 Gbps würden am selben Interface bestenfalls +23% mehr Bandbreite erbringen.

384bit is enough
Quelle:  Greymon55 @ Twitter am 25. Juli 2021
 
The improved GDDR6X.
Quelle:  Greymon55 @ Twitter am 24. Juli 2021

Für die +71% an Shader-Einheiten sowie den kolportierten höheren Takt erscheint dies als reichlich wenig – was nVidia dann durch Bandbreiten-Effizienz auffangen muß. Eine unterstützende Maßnahme hierzu sind größere Caches, welche Kopite7kimi @ Twitter bereits zum letzten Jahresende vorhergesagt hat. Mit einem "Infinity Cache" im AMD-Stil soll dies jedoch nicht zu tun haben, wie jetzt noch zusätzlich erklärt wurde. Ganz so sicher, dass nVidia für seine Lovelace-Generation genügend Speicherbandbreite mitbringt, kann man sich damit derzeit noch nicht sein. Womöglich resultieren auch hieraus dann die Bedenken, dass Lovelace gegenüber RDNA3 am Ende nicht schlagkräftig genug sein könnte.

And a larger cache. It looks like this.
Quelle:  Kopite7kimi @ Twitter am 28. Dezember 2020
 
no infinity cache, just a little bit larger
Quelle:  Kopite7kimi @ Twitter am 24. Juli 2021

Auf AMD-Seite deutet sich hingegen laut übereinstimmenden Aussagen von Greymon55 sowie Bondrewd @ Beyond3D-Forum auch für Navi 31 wiederum nur ein 256-Bit-Speicherinterface an – mit allerdings augenscheinlich einem größeren Infinity Cache. Im Gespräch sind derzeit 256 bis 512 MB Infinity Cache für den kompletten Chip, was dann zumindest an dieser Stelle einen beachtbaren Zuwachs gegenüber den 128 MB des Navi-21-Chips ergeben würde. Damit könnte man einiges auffangen – und trotzdem sieht das derart kolportierte 256-Bit-Interface von Navi 31 (für den Gesamtchip wohlgemerkt) weiterhin wirklich mager aus, denkt man an die ebenso kolportierten 15360 FP32-Einheiten. Dies ist das Dreifache von Navi 21 – welches man dann mit dem nominell gleichen Speicherinterface und weiterhin nur GDDR6-Speicher füttern will.

If the Navi31's cache reaches 512MB, that does explain why the bitwidth remains at 256bit.
Quelle:  Greymon55 @ Twitter am 16. Juli 2021
 
256bit GDDR6 ... Well technically yes but magic abound here.
Quelle:  Bondrewd @ Beyond3D-Forum am 23. Juli 2021

Interessant daneben auch die anderen Aussagen von 'Bondrewd': So soll der Infinity Cache bei den Chiplet-Designs von RDNA3 angeblich als extra Chips den MCD-Chiplets beigegeben werden – wahrscheinlich ein ähnliches Prinzip wie beim 3D V-Cache für Zen 3. Vor allem aber gibt es eine augenscheinliche Auflösung, wie der Navi-31-Chips seine 15360 FP32-Einheiten organisiert: 2 GCDs mit jeweils 30 WGPs, wobei diese WGPs folgerichtig jeweils 256 FP32-Einheiten tragen. Die bisherige Grundeinheit "Compute Unit" (CU), was im deutschsprachigen Bereich gern mit Shader-Cluster übersetzt und ebenso gern als Standard-Angabe verwendet wird, verschwindet hingegen aus dem RDNA3-Design. Die WGPs, welche es bereits seit RDNA1 in AMDs Grafikchip-Design gibt, übernehmen diese Position als neue kleinste Grundeinheit zur Organisation mehrerer FP32-Einheiten. Allerdings fallen nicht nur die CUs einfach so weg, sondern auch die WGPs werden größer: Tragen jene in RDNA1/2 jeweils 128 FP32-Einheiten, sind es bei RDNA3 nunmehr jeweils 256 FP32-Einheiten.

Infinity Cache per chiplet? ... No, those are discrete blobs attached to the MCDs.
Quelle:  Bondrewd @ Beyond3D-Forum am 23. Juli 2021
 
120 per GCD, but they're 30WGP and you should count them as such.
Quelle:  Bondrewd @ Beyond3D-Forum am 23. Juli 2021
 
There's no "CU" anymore. Just WGP.
Quelle:  Bondrewd @ Beyond3D-Forum am 23. Juli 2021

Deswegen läßt sich die Anzahl an WGPs zwischen RDNA2 und RDNA3 auch nicht wirklich gut vergleichen: Zwar geht es zwischen Navi 21 und Navi 31 um 40 auf 60 WGPs ganz ansehnlich nach oben, dies reflektiert jedoch nicht den viel größeren Sprung bei der Anzahl der FP32-Einheiten von 5120 auf 15360. Die (sinnbildlich gedachte) Aussage von 120 CU pro GCD bei Navi 31 ergibt im übrigen eine Bestätigung für sowohl die Verwendung von exakt zwei GCDs als auch die insgesamte Anzahl von 15360 FP32-Einheiten (da 120 bisherige CUs bereits 7680 FP32-Einheiten ergeben, damit maximal 2 GCD sinnvoll sind und andere Rechnungen zur FP32-Anzahl sich bei 120 CUs ausschließen). Fast könnte man an dieser Stelle also von einer unabhängigen Bestätigung der kolportierten 15360 FP32-Einheiten für Navi 31 sprechen. Zumindest sind sich die Leaker nun doch bei wichtigen Kernelementen dieser NextGen-Grafikchips auffallend einig – liegen hierzu wahrscheinlich inzwischen solide Informationen basierend auf finalen Design-Planungen vor.