Wie der (erneut in diesen Detailfragen sehr rührige und hartnäckige) Planet 3DNow! ausführt, hat AMD seine Transistoren-Zählmethode bei der Prozessoren-Entwicklung umgestellt und zählt nunmehr die Entkopplungskondensatoren (de-capacitor cells) nicht mehr zum offiziellen Transistoren-Count. Beim neu vorgestellten Trinity mit seinen 1303 Millionen Transistoren wurde dies schon so berücksichtigt, der Trinity-Vorgänger Llano wurde allerdings noch nach der alten Zählweise vermessen, welche auf 1450 Millionen Transistoren kam. Daraus ergab sich die (fälschliche) Feststellung, AMD hätte zwischen Llano und Trinity – womöglich aufgrund der Bulldozer-Abstammung von Trinity – ein paar Transistoren einsparen können, diese Differenz basiert aber eben nur auf den unterschiedlichen Transistoren-Zählmethoden. Gemäß der neuen Zählmethode hat Llano nur noch 1178 Millionen Transistoren und kommt somit etwas unterhalb die Transistoren-Anzahl von Trinity – was dann letztlich auch zur etwas gestiegenen Die-Fläche zwischen Llano und Trinity passt.
Technik | Fertigung | |
---|---|---|
Llano (4C) |
Sockel FM1, 4 Husky-Kerne, 1 MB Level2-Cache pro Kern, kein Level3-Cache, DualChannel-Speicherinterface bis DDR3/1866, kein PCI Express Interface, integrierte HD6550D-Grafik mit 400 VLIW5 Shader-Einheiten | 1178 Millionen Transistoren auf 228mm² Chip-Fläche in 32nm |
Trinity (4C) |
Sockel FM2, 4 Piledriver-Kerne in 2 Modulen, 2 MB Level2-Cache pro Modul, kein Level3-Cache, DualChannel-Speicherinterface bis DDR3/1866, kein PCI Express Interface, integrierte HD7660D-Grafik mit 384 VLIW4 Shader-Einheiten | 1303 Millionen Transistoren auf 246mm² Chip-Fläche in 32nm |
Bulldozer | Sockel AM3+, 8 Bulldozer-Kerne in 4 Modulen, 2 MB Level2-Cache pro Modul, 8 MB Level3-Cache insgesamt, DualChannel-Speicherinterface bis DDR3/1866, kein PCI Express Interface, keine Grafik | 1200 Millionen Transistoren auf 315mm² Chip-Fläche in 32nm |
Sandy Bridge (2C+GT1) |
Sockel 1155, 2 Sandy-Bridge-Kerne + HyperThreading, 256 kByte Level2-Cache pro Kern, 3 MB Level3-Cache insgesamt, DualChannel-Speicherinterface bis DDR3/1333, PCI Express 2.0 x16, integrierte HD2000-Grafik mit 6 Execution Units | 504 Millionen Transistoren auf 131mm² Chip-Fläche in 32nm |
Sandy Bridge (2C+GT2) |
Sockel 1155, 2 Sandy-Bridge-Kerne + HyperThreading, 256 kByte Level2-Cache pro Kern, 3 MB Level3-Cache insgesamt, DualChannel-Speicherinterface bis DDR3/1333, PCI Express 2.0 x16, integrierte HD3000-Grafikmit 12 Execution Units | 624 Millionen Transistoren auf 149mm² Chip-Fläche in 32nm |
Sandy Bridge (4C) |
Sockel 1155, 4 Sandy-Bridge-Kerne + HyperThreading, 256 kByte Level2-Cache pro Kern, 8 MB Level3-Cache insgesamt, DualChannel-Speicherinterface bis DDR3/1333, PCI Express 2.0 x16, integrierte HD3000-Grafik mit 12 Execution Units | 1160 Millionen Transistoren auf 216mm² Chip-Fläche in 32nm |
Sandy Bridge E (4C) |
Sockel 2011, 4 Sandy-Bridge-Kerne + HyperThreading, 256 kByte Level2-Cache pro Kern, 10 MB Level3-Cache insgesamt, QuadChannel-Speicherinterface bis DDR3/1600, PCI Express 3.0 Interface x40, keine Grafik | 1270 Millionen Transistoren auf 295mm² Chip-Fläche in 32nm |
Sandy Bridge E (8C) |
Sockel 2011, 8 Sandy-Bridge-Kerne + HyperThreading, 256 kByte Level2-Cache pro Kern, 20 MB Level3-Cache insgesamt, QuadChannel-Speicherinterface bis DDR3/1600, PCI Express 3.0 Interface x40, keine Grafik | 2270 Millionen Transistoren auf 435mm² Chip-Fläche in 32nm |
Ivy Bridge (4C) |
Sockel 1155, 4 Ivy-Bridge-Kerne + HyperThreading, 256 kByte Level2-Cache pro Kern, 8 MB Level3-Cache insgesamt, DualChannel-Speicherinterface bis DDR3/1600, PCI Express 3.0 x16, integrierte HD4000-Grafik mit 16 Execution Units | 1400 Millionen Transistoren auf 160mm² Chip-Fläche in 22nm |
Nicht ganz klar ist, wie dies AMD beim Bulldozer-Prozessor gehandhabt hat, sprich ob dessen Transistoren-Anzahl nun noch nach alter oder schon nach neuer Zählmethode bestimmt wurde. Richtig unklar ist zudem, inwiefern diese neuen AMD-Angaben nun noch mit den Intel-Angaben vergleichbar sind – ob Intel also auch jene Entkopplungskondensatoren mitzählt oder dies nicht tut. Dabei gehören die Entkopplungskondensatoren sicherlich nicht zum eigentlichen Prozessoren-Design, sondern werden nur verbaut, um das Signalrauschen der eigentlichen Logik-Transistoren gering zu halten. Andererseits belegen auch die Entkopplungskondensatoren Die-Fläche und sind jene schließlich auch notwendig, um den Prozessor auf der gewünschten Taktrate stabil zu halten – ob man die Entkopplungskondensatoren einfach so nicht mitzählen darf, wäre dann also die nächste Frage.