Twitterer Kopite7kimi zeigt einige Interna zum AD102-Chip von nVidias "Ada"-Generation – teilweise basierend auf bekannten Leaks, teilweise aber auch auf Annahmen des Twitterers basierend. Damit kann man noch nicht fest von diesen Daten ausgehen, auch wenn dies alles durchaus plausibel erscheint. Mit dabei ist wieder die kürzlich schon dargelegte Veränderung bei der Einheiten-Anzahl pro Shader-Cluster (SM): Neben den 128 FP32-Einheiten wie bei Gaming-Ampere gibt es dann auch noch 64 dedizierte INT32-Einheiten – womit sich die FP32-Einheiten bei "Ada" dann ganz ihren Fließkomma-Aufgaben widmen können. Damit diese Einheiten-Aufstockung aber auch in der Praxis für mehr Durchsatz und damit mehr Rechenkraft sorgt, geht der Twitterer von bedeutsamen Aufstockungen an der Kontroll- und Verwaltungs-Logik aus.

So steigt die Anzahl der Warps (Bündelung von Threads, die gleichzeitig in einem SM ausgeführt werden) sowie die Anzahl der Threads pro Shader-Cluster gegenüber dem GA102-Chip jeweils um ein Drittel. Hinzu kommt eine Anhebung des Level1-Caches von 128 auf 192 kByte, ergo um die Häfte mehr. Dies sollte eine gute Grundlage dafür bilden, dass nVidia in der Praxis dann tatsächlich mit bis zu 192 Ausführungseinheiten pro Shader-Cluster operieren kann – sprich, auch die Taktraten-normierte Rechenkraft pro Shader-Cluster wiederum ansteigt. Wenn man grob kalkuliert, dass auf 100 FP32-Operationen ca. 36 INT32-Operationen kommen, (die bei GA102 von den FP32-Einheiten mit erledigt wurden), dann hat der GA102-Chip in der Praxis letztlich nur 73% seiner nominellen FP32-Rechenleistung erreichen können.

Beim AD102-Chip sollte der reale FP32-Durchsatz dann tatsächlich das theoretische Maximum erreichen können, da mittels der extra INT32-Einheiten die FP32-Einheiten nicht mehr von dieser (INT32)-"Nebenaufgabe" blockiert werden. Im von nVidia genannten Beispiel mit 36 INT32-Operationen pro 100 FP32-Operationen werden allerdings die zusätzlich INT32-Einheiten eines "Ada"-SM auch nicht ganz ausgelastet. Die Differenz ist nicht wirklich bedeutsam, sicherlich auch Bauart-bedingt (man verbaut halt die Einheiten in üblicherweise symetrischen Größen) und letztlich ist diese Rechnung schließlich nur ein durchschnittliches Modell, in der Praxis wird das reale Rechenaufkommen immer wieder schwanken. In jedem Fall kommt eine gehörige Durchsatz-Steigerung bei den Ada-SMs heraus, egal ob rein auf FP32-Code bezogen oder insgesamt betrachtet.

Im vorstehenden Beispiel gibt es +36% mehr reale FP32-Rechenleistung sowie +36% mehr reale FP32/INT32-Rechenleistung pro Shader-Cluster – dies ist sogar nahe der realen FP32-Steigerung von Turing zu Ampere (+47%). Dieser Effekt kommt dann noch auf jegliche Steigerung der Anzahl der Recheneinheiten sowie alle Taktraten-Verbesserungen der Ada-Chips oben drauf. Wenn man den GA102-Chip mit 40 TFlops bei der GeForce RTX 3090 Ti angibt und den AD102-Chip mit 100 TFlops bei der GeForce RTX 4090 annimmt, so kommt bei dieser Angabe der nominellen Rechenleistung bereits ein Sprung auf das 2,5fache heraus. Eingerechnet des vorgenanten Effekts der höheren realen FP32-Rechenleistung pro Shader-Cluster läge die praktisch nutzbare FP32-Rechenleistung zwischen GA102 und AD102 aber eher bei (grob) dem 3,4fachen.

Passend dazu erhöht sich die Anzahl der ROPs pro GPC wohl auf das Doppelte. Der AD102-Chip soll somit gleich 384 ROPs tragen – interessanterweise ebenfalls das 3,4fache des GA102-Chip. Zwar wurde wie bekannt das Speicherinterface nicht verbreitert (weiterhin 384 Bit GDDR6X), aber nVidia folgt in dieser Frage dann dem AMD-Ansatz bei der RDNA2-Architektur und verbaut 96 MB Level2-Cache – welcher denselben Zweck wie AMDs "Infinity Cache" (des Abfangens von Speicherzugriffen) hat. In der Summe betrachtet zeigt sich der ganze Ansatz der "Ada"-Architektur somit nochmals kräftiger: Es geht hierbei nicht nur um satt mehr Hardware-Einheiten und einen gehörigen Taktratensprung – sondern auch die Rechenkraft pro Shader-Cluster wird augenscheinlich deutlich nach oben gezogen. Natürlich müssen sich gerade diese AD102-Interna noch bestätigen, im Gegensatz zu den Grunddaten des AD102-Chips kann man dies noch nicht als belastbare Informationen betrachten.