Erneut über unser Forum erspäht, gibt es auf YouTube ein längeres Video zum Thema HBM-1/2-Speicher zu sehen, in welchem diverse Zulieferfirmen hierzu Stellung nehmen. Hochinteressant sind dabei die Ausführungen von eSilicon, einem Entwickler von Speicherinterfaces, welcher seinerseits schon mehrere HBM-1/2-Designs in Arbeit hatte bzw. noch hat. Die Namen der hiermit belieferten Chipentwickler bzw. Chipdesigns wurden zwar nicht erwähnt, aber all zu viele HBM-Chipdesigns gibt es schließlich nicht. Ergo sieht es fast danach aus, als wäre eSilicon auch schon an der Entwicklung des Fiji-Chips und dessen HBM1-Speicherinterface samt vier HBM1-Speicherstacks beteiligt gewesen:

eSilicon HBM-Präsentation (Slide 32)

Allerdings sagt diese Folie auch aus, das noch einiges mehr bei eSilicon am laufen ist: Sogar ein 28nm-Design mit vier HBM2-Stacks soll in der Mache sein – und ein 14nm-Design mit nur einem HBM2-Stack und dementsprechend kleinem Speicherinterface (1024 Bit für "nur" 256 GB/sec Speicherbandbreite). Dessen für HBM vergleichsweise niedrige Speicherbandbreite kann man problemlos auch mit GDDR5/X erreichen, insofern verwundert angesichts der (angeblich) hohen Kosten von HBM dieses Design etwas. Weitere Folien werden dann etwas genauer, was die Terminplanungen betrifft: Ein 14nm HBM2-Design mit Tape-Out im Mai 2016 soll im September 2016 spruchreif werden, ein 16nm HBM2-Design mit Tape-Out im Juli 2016 dann im Dezember 2016. Ob dieses "available" mit einem Marktstart gleichzusetzen ist, ist nicht ganz klar, die Zeitspanne zwischen Tape-Out und angeblicher Verfügbarkeit erscheint jedenfalls als sehr kurz. Hinzu spricht man in einer letzten Folie noch von weiteren HBM2-Designs, welche im dritten und vierten Quartal 2016 ihr Tape-Out haben sollen:

eSilicon HBM-Präsentation (Slide 27)

eSilicon HBM-Präsentation (Slide 33)

Wirklich einordenbar sind diese Informationen natürlich derzeit (bis auf den Fiji-Chip) nicht, dafür sind die Ausführungen von eSilicon zu skizzenhaft und unvollständig. Zudem ist auch nicht sicher, ob nicht einzelne HBM-Chipdesigns von eSilicon am Ende gar keine Grafikchips von AMD & nVidia sind, sondern an gänzlich andere Abnehmer gehen. Dennoch lassen sich gewisse Hinweise aus diesen Ausführungen mitnehmen: Zum einen ein kommendes HBM2-Chipdesign mit nur einem Speicherstack, was dann zwangsläufig für Mainstream-Bedürfnisse gedacht sein muß (wilde Vermutung: Nintendo NX). Zweitens ein HBM2-Chipdesign für die 16nm-Fertigung, was also TSMC als Fertiger des eigentlichen Chips ergibt (Vega von AMD oder Pascal von nVidia). Drittens ein HBM2-Chipdesign für die 28nm-Fertigung mit wiederum vier HBM2-Stacks, was die Spekulationsmaschine richtig anheizen dürfte (denkbare Auflösung: Fiji mit HBM2). Und viertens die Aussage, das da noch mehr an HBM2-Designs in der Vorbereitungsphase ist, welche dann von den Tape-Outs her gedeutet im Jahr 2017 antreten dürften.

Nachtrag vom 4. April 2016

In Korrektur zu unserer Meldung über die Ausführungen von Speicherinterface-Entwickler eSilicon zu mehreren HBM-Chipdesigns geben Golem an, daß das von eSilicon gezeigte 28HPP-Design mit 4 HBM1-Stacks (in der gezeigten Präsentationsfolie oben rechts) nicht dem Fiji-Chip zuzuordnen ist, sondern ein ARM-basierter ASIC für Netzwerk-Applikationen sein soll. Dies überrascht etwas, weil die ganze HBM- und Interposer-Technik (derzeit noch) zu teuer für andere Dinge als für Enthusiasten-Grafikkarten angesehen wird – aber in dieselbe Kerbe schlägt ja auch das von eSilicon gezeigte 14LPP-Design mit nur einem HBM2-Speicherstack, was auf eine (relativ) niedrige Speicherbandbreite von 256 GB/sec und damit einen Mainstream-Chip hindeutet. Wie schon in der ursprünglichen Meldung ausgedrückt, sind die Angaben von eSilicon nicht ausreichend (und auch nicht dafür gedacht), die gezeigten HBM-Designs einzelnen Grafikchips zuzuordnen – der springende Punkt an diesen Ausführungen ist eher die breite Arbeit von eSilicon an verschiedenen HBM-Chipdesigns.