Twitterer HXL packt erste genauere Daten zum Zen6-CCD aus: Wie bekannt soll jenes (in der Classic-Bauweise) gleich 12 CPU-Kerne mit sich bringen, bestätigt wird hingegen der Level3-Cache von 48 MB und wirklich neu ist die Chipfläche von 76mm² unter interessanterweise der 2nm-Fertigung von TSMC. Dies war bis zuletzt eine unsichere Sache, manche Quellen sprachen von 2nm, andere eben von 3nm. Normalerweise würde ein doppelter Nodesprung gerade bei AMD überraschen, allerdings packt AMD hier eben auch wieder mehr Cores und Cache ins CCD, kommt aber auf eine kaum abweichende Chipfläche – dies spricht wiederum durchaus für die tatsächliche Verwendung der 2nm-Fertigung (da die Flächenverbesserungen von 4nm zu 3nm zu 2nm vergleichsweise moderart ausfallen). Im übrigen darf AMD aber auch kaum unter 70mm² per CCD kommen, denn ansonsten wird die Wärmeabgabe auf der kleinen Fläche zu schwierig. Deswegen muß AMD mit besseren Fertigungsverfahren ganz automatisch die Kern-Anzahl und Cache-Größe steigern, sofern man die Kerne nicht intern wesentlich dicker macht (wie bei Zen 4/5 passiert). Ein wenig offen bleibt natürlich, ob jene Angaben zum Zen6-CCD allesamt korrekt sind – aber technisch ergibt sich die Möglichkeit hierzu, denn der Tape-Out von Zen 6 muß angesichts eines Markstarts im Jahr 2026 längst erfolgt sein.

Zen2 CCD:  2*4 Core  2*16 MB L3  TSMC N7 ~77 mm2
Zen3 CCD:  8 Core 32MB L3  TSMC N7 ~83 mm2
Zen4 CCD : 8 Core 32MB L3  TSMC N5 ~72 mm2
Zen5 CCD : 8 Core 32MB L3  TSMC N4 ~71 mm2
Zen6 CCD : 12 Core 48MB L3  TSMC N2 ~76 mm2
Quelle:  HXL @ X am 30. Januar 2026